Valitse maasi tai alueesi.

EnglishFrançaispolskiSlovenija한국의DeutschSvenskaSlovenskáMagyarországItaliaहिंदीрусскийTiếng ViệtSuomiespañolKongeriketPortuguêsภาษาไทยБългарски езикromânescČeštinaGaeilgeעִבְרִיתالعربيةPilipinoDanskMelayuIndonesiaHrvatskaفارسیNederland繁体中文Türk diliΕλλάδαRepublika e ShqipërisëአማርኛAzərbaycanEesti VabariikEuskeraБеларусьíslenskaBosnaAfrikaansIsiXhosaisiZuluCambodiaსაქართველოҚазақшаAyitiHausaКыргыз тилиGalegoCatalàCorsaKurdîLatviešuພາສາລາວlietuviųLëtzebuergeschmalaɡasʲМакедонскиMaoriМонголулсবাংলা ভাষারမြန်မာनेपालीپښتوChicheŵaCрпскиSesothoසිංහලKiswahiliТоҷикӣاردوУкраїна

Integroidun piirisuunnittelun tulevaisuus: innovatiiviset lähestymistavat 3D: hen

Teknologisen innovaatioiden aaltoon integroidun piirisuunnittelun ala on tullut vallankumouksellisen ajattelutavan.Käsitteet, kuten kuutiometriä IC (kuutio IC), isokroninen siirtoalue (ITA), litus -tila (LIT) ja tehokas funktionaalinen tilavuus (EFV), jotka mainittiin ensimmäisen kerran 7. elokuuta 2021, näyttivät tuolloin melko edistyneiltä.Mutta ajan myötä nämä ajatukset, joita pidettiin kerran mielikuvituksellisina, ovat vähitellen löytäneet jalansijan todellisessa maailmassa.Aivan kuten Mooren laki oli uskomatonta, kun sitä ensin ehdotettiin, voimme nyt integroida yli 100 miljoonaa transistoria pieniin alle yhden neliön millimetrin siruihin.Tänään, kaksi vuotta myöhemmin, uskon silti, että nämä innovatiiviset ideat ovat tutkittavana perusteellisesti ja suosittelevat niitä lukijoille.

1. Integroitu piirisuunnitteluinnovaatio kolmiulotteisesta näkökulmasta

Perinteisessä laajamittaisessa integroidussa piirissä (IC) suunnittelijat integroivat yleensä koko sirun koko elektronisen järjestelmän, mukaan lukien mikroprosessori, analoginen IP-ydin, digitaalinen IP-ydin ja muisti tai sirun ulkopuolinen tallennusohjausrajapinta.Tämä prosessi perustuu kaksiulotteiseen integraatiotekniikkaan, jossa kaikki transistorin funktionaaliset yksiköt sijaitsevat samalla tasolla.
Kun järjestelmän monimutkaisuus kasvaa edelleen, sirun pinta -alan kasvusta on tullut väistämätön ongelma, mikä vaikuttaa suoraan sirun satoon.Lisäksi teknologisen kehityksen lähestyessä fyysisiä rajoja, Mooren lain rajat ovat yhä ilmeisempiä.Seurauksena on, että ihmiset alkoivat etsiä uusia ratkaisuja, kuten järjestelmäpakkausta (SIP) ja edistyneestä pakkaustekniikasta, piirisarjasta (Chiplet) ja heterogeenisestä integraatiotekniikasta jne., Joista on tullut avain Mooren lain jatkoon.
Tässä yhteydessä ehdotimme innovatiivista ajatusta: integroitujen piirien suunnittelu kolmiulotteisesta näkökulmasta.Esimerkiksi järjestelmän suunnittelun (SOC) suunnittelu, emme enää suunnittele kaikkia saman kiekkotason komponentteja, vaan levitä niitä eri tasoilla (kerroksella) ja yhdistä nämä tasot täydellisen sirun muodostamiseksijärjestelmä.Kuten alla olevassa kuvassa esitetään, jokaisessa kerroksessa on kerros transistoreita ja se on kytketty toisiinsa monikerroksisten johdotuksen kautta.Eri kerrokset ovat pääosin kytkettynä Piilia VIAS (TSV) ja uudelleenjakelukerrosten (RDL) kautta.
Tämä suunnittelumenetelmä tarkoittaa, että erilaisia kerrosten voidaan valmistaa käyttämällä erilaisia prosessisolmuja, kun taas samalla tasolla transistorien on käytettävä samaa prosessia.Tämä ei ole vain fuusio integroidusta piirisuunnittelusta ja edistyneestä pakkaussuunnittelusta, vaan myös aivan uusi suunnittelukonsepti.Vaikeus on EDA -työkalujen innovaatioissa ja sopeutumisessa.

2. EDA -työkalujen uusien aikakauden vaatimukset
Perinteiset IC-asettelun suunnittelutyökalut suunnittelevat transistorit, vastukset ja kondensaattorit piisubstraatilla ja toteuttavat niiden yhdistämisen monikerroksisten johdotuksen kautta.Uuden suunnitteluidean mukaan, kun useita kerroksia on, meidän ei kuitenkaan tarvitse vain harkita signaalin yhdistämistä ja johdotusta kerroksen sisällä, vaan myös kerrosten välistä yhdistämistä.
Tämä edellyttää EDA-työkaluja, joilla on kolmiulotteiset verkko- ja johdotussuunnitteluominaisuudet sekä monikerroksiset verkon optimointit.Toisin sanoen tämän työkalun pitäisi pystyä optimoimaan verkkoyhteydet useiden asettelujen välillä avaruudessa samanaikaisesti.Useita asetteluja voi esiintyä virtuaalisten pinojen muodossa samassa suunnitteluympäristössä tai erilaisissa suunnitteluympäristöissä, mutta niiden välinen vuorovaikutus on koordinoitava ja hallitaan tasaisesti.
Markkinoilla ei tällä hetkellä ole EDA-työkaluja, jotka vastaavat tätä kysyntää täysin, mutta edistyneiden pakkaussuunnittelun alalla on syntynyt työkaluja, kuten korkean tiheyden edistynyt pakkaussuunnittelutyökalu HDAP.Suunnittelutyökalujen lisäksi EDA -simulaatio- ja todentamistyökalujen on pysyttävä kehityksen vauhdissa.Ensinnäkin simulaatio- ja todentamistyökalujen on kyettävä jäsentämään monimutkaisia tietomalleja oikein.Toiseksi simulointityökalujen on käytettävä tehokkaampia algoritmeja simulaatioiden suorittamiseen ja tarkkojen tulosten saamiseen, kun taas todentamistyökalujen on varmistettava tietojen tarkkuus ja tarkkuus suunnittelusta toiseen.
Päätelmä:
Kun integroidun piirisuunnittelun kenttä kehittyy ja muuttuu edelleen, meillä on rajoittamattomia mahdollisuuksia ja haasteita.Integroitu piirisuunnitteluideo tässä artikkelissa ehdotetusta kolmiulotteisesta näkökulmasta ei ole vain haaste perinteisille suunnittelumenetelmille, vaan myös rohkea innovaatio olemassa olevalle tekniikalle.Se julistaa integroidun piirisuunnittelun tulevaisuuden suunta ja johtaa meidät uuteen aikakauteen tehokkaamman ja monimutkaisemman elektronisen suunnittelun.Monista haasteista huolimatta meillä on syytä uskoa, että jatkuvan tekniikan kehityksen ja innovaatioiden myötä tästä päivästä tulee todellisuus.