In de golf van technologische innovatie heeft het veld van geïntegreerd circuitontwerp een revolutionaire manier van denken ingeluid.Concepten zoals kubisch IC (kubisch IC), isochrone overdrachtsgebied (ITA), Litus Space (LITS) en effectief functioneel volume (EFV), die voor het eerst werden genoemd op 7 augustus 2021, leken destijds behoorlijk geavanceerd.Maar naarmate de tijd verstrijkt, hebben deze ideeën die ooit als fantasierijk werden beschouwd geleidelijk een voet aan de grond hebben gevonden in de echte wereld.Net zoals de wet van Moore ongelooflijk was toen het voor het eerst werd voorgesteld, kunnen we nu meer dan 100 miljoen transistors integreren op kleine chips van minder dan één vierkante millimeter.Tegenwoordig, twee jaar later, geloof ik nog steeds dat deze innovatieve ideeën het waard zijn om opnieuw diepgaand te verkennen en hen aan te bevelen aan lezers.
1. Innovatie van geïntegreerde circuitontwerp vanuit een driedimensionaal perspectief
In het traditionele grootschalige geïntegreerde circuit (IC) -ontwerp integreren ontwerpers meestal het hele elektronische systeem op een enkele chip, inclusief een microprocessor, analoge IP-kern, digitale IP-kern en geheugen of off-chip opslagbesturingsinterface wachten.Dit proces is gebaseerd op tweedimensionale integratietechnologie, waarin alle functionele transistorfunctionele eenheden zich op hetzelfde vlak bevinden.
Naarmate de systeemcomplexiteit echter blijft toenemen, is de toename van het chipgebied een onvermijdelijk probleem geworden, dat direct de chipopbrengst beïnvloedt.Omdat technologische vooruitgang fysieke limieten nadert, worden de grenzen van de wet van Moore bovendien steeds duidelijker.Als gevolg hiervan begonnen mensen nieuwe oplossingen te zoeken, zoals System-In-Pack (SIP) en geavanceerde verpakkingstechnologie, chipset (chiplet) en heterogene integratietechnologie, enz., Die de sleutel zijn geworden tot de voortzetting van de wet van Moore.
In deze context hebben we een innovatief idee voorgesteld: het ontwerpen van geïntegreerde circuits vanuit een driedimensionaal perspectief.Als voorbeeld het ontwerp van een systeem-op-a-chip (SOC) als voorbeeld, ontwerpen we niet langer alle componenten op hetzelfde wafervlak, maar verdelen ze op verschillende niveaus (storey) en combineren deze niveaus om een complete chip te vormensysteem.Zoals getoond in de onderstaande figuur, heeft elke verdieping een laag transistoren en wordt ze onderling verbonden door meerlagige bedrading.Verschillende verdiepingen worden voornamelijk onderling verbonden door siliciumvias (TSV) en herverdelingslagen (RDL).
Deze ontwerpmethode betekent dat verschillende verdiepingen kunnen worden vervaardigd met behulp van verschillende procesknooppunten, terwijl transistoren op hetzelfde niveau hetzelfde proces nodig hebben.Dit is niet alleen een fusie van geïntegreerd circuitontwerp en geavanceerd verpakkingsontwerp, maar ook een gloednieuw ontwerpconcept.De moeilijkheid ligt in de innovatie en aanpassing van EDA -tools.
2. Nieuwe ERA -vereisten voor EDA -tools
Traditionele IC-lay-outontwerpstools Design transistoren, weerstanden en condensatoren op een siliconensubstraat en realiseren hun interconnectie door meerlagige bedrading.Onder het nieuwe ontwerpidee moeten we echter niet alleen rekening houden met de signaalinterconnectie en bedrading in de verdieping, maar ook de interconnectie tussen verdiepingen.
Dit vereist EDA-tools om driedimensionale netwerk- en bedradingsontwerpmogelijkheden te hebben, evenals meerdere layout-netwerkoptimalisatiemogelijkheden.Met andere woorden, deze tool moet in staat zijn om netwerkverbindingen tussen meerdere lay -outs tegelijkertijd te optimaliseren.Meerdere lay -outs kunnen bestaan in de vorm van virtuele stapels in dezelfde ontwerpomgeving, of in verschillende ontwerpomgevingen, maar de gegevensinteractie tussen hen moet uniform worden gecoördineerd en beheerd.
Er zijn momenteel geen EDA-tools op de markt die volledig aan deze vraag voldoen, maar er zijn tools die in de buurt van deze vraag komen naar voren gekomen op het gebied van geavanceerd verpakkingsontwerp, zoals de high-density geavanceerde verpakkingsontwerptool HDAP.Naast ontwerptools moeten EDA -simulatie- en verificatietools ook het ontwikkelingstempo bijhouden.Ten eerste moeten simulatie- en verificatietools complexe datamodellen correct kunnen parseren.Ten tweede moeten simulatietools krachtigere algoritmen gebruiken om simulaties uit te voeren en nauwkeurige resultaten te verkrijgen, terwijl verificatietools moeten zorgen voor de nauwkeurigheid en precisie van gegevens van ontwerp tot productie.
Conclusie:
Terwijl het veld van geïntegreerd circuitontwerp zich blijft ontwikkelen en veranderen, worden we geconfronteerd met onbeperkte mogelijkheden en uitdagingen.Het geïntegreerde idee van het circuitontwerp vanuit een driedimensionale perspectief dat in dit artikel wordt voorgesteld, is niet alleen een uitdaging voor traditionele ontwerpmethoden, maar ook een gewaagde innovatie voor bestaande technologie.Het luidt de toekomstige richting van geïntegreerd circuitontwerp aan en zal ons leiden naar een nieuw tijdperk van efficiënter en complex elektronisch ontwerp.Ondanks de vele uitdagingen hebben we reden om te geloven dat met de voortdurende vooruitgang en innovatie van technologie deze dag een realiteit zal worden.