在技術創新的浪潮中，綜合電路設計領域以一種革命性的思維方式迎來了。在2021年8月7日首次提到的概念，例如立方IC（立方IC），等級傳遞區域（ITA），Litus Space（LITS）和有效功能量（EFV）等概念似乎相當先進。但是隨著時間的流逝，這些曾經被認為是幻想的想法逐漸在現實世界中找到了立足點。就像摩爾的定律是第一次提出的法律時，我們現在可以將超過1億個晶體管整合在少於一個方形毫米的微小芯片上。今天，兩年後，我仍然相信這些創新的想法值得再次深入探索，並向讀者推薦它們。
1.從三維角度來看的集成電路設計創新
在傳統的大型集成電路（IC）設計中，設計人員通常將整個電子系統集成在單個芯片上，包括微處理器，模擬IP核心，數字IP核心和內存或芯片外存儲控制界面界面等待。此過程基於二維集成技術，其中所有晶體管功能單元都位於同一平面上。
但是，隨著系統複雜性的不斷增加，芯片區域的增加已成為不可避免的問題，這直接影響了芯片產量。此外，隨著技術進步的物理限制，摩爾定律的邊界變得越來越明顯。結果，人們開始尋求新的解決方案，例如包裝（SIP）和先進的包裝技術，芯片組（chiplet）和異質集成技術等，這已成為繼續摩爾定律的關鍵。
在這種情況下，我們提出了一個創新的想法：從三維角度設計集成電路。以芯片上的系統（SOC）的設計為例，我們不再在同一晶圓飛機上設計所有組件，而是在不同的級別上分發它們（樓層），並結合這些級別以形成完整的芯片系統。如下圖所示，每個樓層都有一層晶體管，並通過多層接線互連。不同的層主要通過矽VIA（TSV）和再分配層（RDL）互連。
這種設計方法意味著可以使用不同的過程節點製造不同的層，而相同級別的晶體管則需要使用相同的過程。這不僅是集成電路設計和高級包裝設計的融合，而且是全新的設計概念。困難在於EDA工具的創新和改編。
2. EDA工具的新時代要求
傳統的IC佈局設計工具在矽基板上設計晶體管，電阻和電容器，並通過多層接線實現它們的互連。但是，在新設計的想法下，當有多層樓時，我們不僅必須考慮樓層中的信號互連和接線，還必須考慮樓層之間的互連。
這需要EDA工具具有三維網絡和佈線設計功能，以及多層網絡優化功能。換句話說，此工具應該能夠同時優化空間中多個佈局之間的網絡連接。在相同的設計環境中或在不同的設計環境中，可以以虛擬堆棧的形式存在多種佈局，但是它們之間的數據交互需要統一地協調和管理。
目前，市場上沒有EDA工具完全滿足了這一需求，但是在高級包裝設計領域（例如高密度高級包裝設計工具HDAP）中已經出現了接近此需求的工具。除了設計工具外，EDA仿真和驗證工具還必須跟上開發速度。首先，仿真和驗證工具需要能夠正確解析複雜的數據模型。其次，仿真工具需要使用更強大的算法來執行模擬並獲得準確的結果，而驗證工具則需要確保數據到生產的數據準確性和精度。
結論：
隨著綜合電路設計領域的發展和更改，我們面臨著無限的可能性和挑戰。從本文提出的三維角度來看，綜合電路設計思想不僅是對傳統設計方法的挑戰，而且是對現有技術的大膽創新。它預示著集成電路設計的未來方向，並將帶我們進入一個更高效，更複雜的電子設計的新時代。儘管面臨許多挑戰，但我們有理由相信，隨著技術的持續發展和創新，這一天將成為現實。