سيستضيف مركز موسكون ، سان فرانسيسكو ، DAC في الفترة من 25 إلى 28 يونيو
ستسلط كل من OneSpin Solutions و Austemper Design Systems الضوء على أدوات التحقق من السلامة الوظيفية. سيركز Austemper على تطوير النظام ذي المهام الحرجة ، مع مجموعة أدوات KaleidoScope التي تدعم التصميم التناظري لنشر أخطاء الإشارات المختلطة المتزامنة. تحتوي مجموعة الأدوات المؤتمتة على إمكانات تحليل وتوليف وتحقق للسلامة للتطبيقات المعتمدة على الشهادات. يتم استخدامه لتصاميم السيارات على نطاق واسع في ADAS والقيادة الذاتية. تتضمن محاكاة الخطأ المتزامن عمليات المحاكاة التي أوصت بها ISO 26262 لتتوافق مع متطلبات ASIL.
دخلت الشركة مؤخرًا في شراكة مع OneSpin Solutions لاعتماد منهجية مدعومة بالأدوات لتطبيقات السلامة الوظيفية ، والجمع بين تدفق التصميم والتحقق ، والذي سيتم عرضه في كشك OneSpin. يتم إدخال آليات أمان الأجهزة في تصميمات الرقائق وتتحقق أدوات OneSpin Solutions رسميًا من منطق أمان الأجهزة. يضمن فحص التكافؤ أن منطق الأمان المُدرج لا يؤثر على الوظائف العادية وأن تحليل اكتشاف الأخطاء يتحقق من أن آليات السلامة تعمل بشكل صحيح في حالة حدوث أخطاء عشوائية.
يقوم OneSpin أيضًا بالترويج لمجموعة أدوات تأهيل الأدوات الخاصة به ، بعد التحقق من قبل TÜV SÜD من عمليات تطوير الأدوات الخاصة به. تتوفر المجموعة الأولية لأداة الشركة 360 EC-FPGA EDA ، وهي عبارة عن فحص تلقائي للتكافؤ المتسلسل يمنع تدفقات تصميم FPGA من إدخال أخطاء في التنفيذ. تم اعتماد الطقم وفقًا لمعايير ISO 26262 و IEC 61508 و EN 50128.
رؤى FPGA
لا يزال مع تصميم FPGA ، تعاون Plunify مع Xilinx لتقديم مجموعة تصميم Vivado في السحابة ، عبر منصة Plunify Cloud. يدفع المصممون ما لا يزيد عن 50 سنتًا لتجميع مشروع Vivado على سحابة Amazon Web Services (AWS) ، بما في ذلك التراخيص.
ستعرض الشركة أيضًا تحسينات على برنامج إغلاق التوقيت InTime لتحسين توقيت FPGA في السحابة (الشكل 1). يمكن لمنهجية تحسين InTime تحسين تردد الساعة بنسبة 20 إلى 80٪ وتلبية متطلبات التوقيت في أيام بدلاً من أسابيع عبر التعلم الآلي. يعمل البرنامج أيضًا على تسريع إغلاق التوقيت والتحسين ويتم الوصول إليه عبر السحابة.
لتعزيز تقنية eFPGA ، تتعاون Achronix Semiconductor مع متخصص IP CAST لزيادة الإنتاجية وتحقيق وفورات في تخزين الذاكرة.
سيشرح العارضان كيف تم نقل IP للضغط عديم الفقد الخاص بـ CAST إلى محفظة Achronix FPGA لاستخدامها في مركز البيانات وتطبيقات نقل البيانات المتنقلة. يتوافق تنفيذ الأجهزة لمعيار الضغط بدون فقدان البيانات لـ Deflate و GZIP و ZLIB ، مع تطبيقات البرامج المستخدمة للضغط أو فك الضغط لتوفير سرعة نقل تصل إلى 100 جيجابت / ثانية مع ضغط منخفض وزمن انتقال منخفض ، إلى جانب تقنية Speedcore eFPGA للتحرك وتخزين كبيرة البيانات باستهلاك منخفض للطاقة.
نقلت CAST عنوان IP الخاص بها إلى FPGAs من Achronix
كفاءة الطاقة
عند الحديث عن إدارة الطاقة ، حدد عارض آخر ، Baum ، كفاءة الطاقة على أنها المنطقة الأقل تطورًا في تصميم الرقائق. تم تصميم أداة التحليل والنمذجة الآلية للطاقة الخاصة بها لمشاريع السيارات وإنترنت الأشياء والجوال والشبكات والخوادم. يدعم PowerBaum 2.0 (الشكل 3) الطاقة الديناميكية والثابتة ، مع الأخذ في الاعتبار أوصاف RTL وقائمة الشبكة ، وإضافة دعم لتحليل الطاقة مع محاكاة الأجهزة. هذا ، كما تقول الشركة ، يسمح للمهندسين بإصلاح أخطاء الطاقة في سيناريوهات برامج واقعية. تدعم الأداة أيضًا التحليل بدرجات حرارة عشوائية يحددها المصممون لتقييم تأثيرات درجة الحرارة على استهلاك الطاقة في التصميم.
في DAC ، ستقدم الشركة أيضًا PowerWurzel ، وهو محرك تحليل قدرة على مستوى البوابة ليتم دمجه مع PowerBaum لنمذجة الطاقة.
الشكل 3 تحلل أدوات Baum كفاءة الطاقة
تتضمن أدوات التصميم والتحقق المستندة إلى مجموعة النظراء SoC لتصميم IC من Metrics ، Cloud Simulator و Verification Manager ، المصمم لإدارة متطلبات المحاكاة والموارد ، وتعديلها لأعلى أو لأسفل كل دقيقة. تدعي الشركة أن Google Cloud تتيح قدرة غير محدودة لمحاكاة SystemVerilog المتوافقة مع UVM وإدارة تحقق أصلية على شبكة الإنترنت لأوقات انحدار أسرع ، وأخطاء رمز جذع أقل وتغطية أكواد يمكن التنبؤ بها.
بصرف النظر عن العارضين ، يستضيف الحدث جلسات فنية وبرنامجًا من الكلمات الرئيسية التي تتناول المجالات الموضعية. هذا العام ، على سبيل المثال ، ستستضيف Cadence برنامجًا تعليميًا حول "السلامة الوظيفية والموثوقية لتطبيقات السيارات" ، وآخر عن التعلم الآلي ("التعلم الآلي يأخذ أداء التعرف على الكلام إلى المستوى التالي"). وسيركز خطاب رئيسي من آنا كاترينا شيدليتسكي ، آلات موسيقية ، يوم الاثنين 25 يونيو ، على "أتمتة الذكاء: التعلم الآلي ومستقبل التصنيع". تم استكشاف استخدام ML و AI للروبوتات المساعدة اجتماعيًا (SAR) في الكلمة الرئيسية يوم الخميس من قبل ماجا ماتاريتش ، جامعة جنوب كاليفورنيا التي ستعرض "الأتمتة مقابل التعزيز: الروبوتات المساعدة الاجتماعية ومستقبل العمل".
يدافع خطاب رئيسي آخر عن RISC-V كوسيلة لتحرير المهندسين المعماريين من بنيات مجموعة تعليمات الملكية (ISAs). سيقدم David A Patterson و Google وجامعة كاليفورنيا "عصر ذهبي جديد لهندسة الكمبيوتر: المسرعات الخاصة بالنطاق و Open RISC-V".
منطقة جديدة هذا العام في DAC هي Design Infrastructure Alley. مبادرة تحالف ESD وجمعية محترفي الحوسبة عالية الأداء هي منطقة مخصصة للبنية التحتية لتكنولوجيا المعلومات لتصميم الأنظمة والمكونات الإلكترونية. بالإضافة إلى متطلبات الحوسبة والتخزين لتصميم وإدارة استخدام السحابة ، هناك مسرح جناح مخصص للتصميم على السحابة يناقش إدارة الترخيص والحوسبة الشبكية وأمن البيانات.