„Moscone Center“, San Franciske, DAC vyks birželio 25–28 d
„OneSpin Solutions“ ir „Austemper Design Systems“ išryškins funkcinio saugumo patikrinimo įrankius. „Austemper“ sutelks dėmesį į kritiškai svarbios sistemos kūrimą, naudodamas „KaleidoScope“ įrankių rinkinį, kuris palaiko analoginį, mišraus signalo gedimų plitimo dizainą. Automatizuotas įrankių rinkinys turi saugos analizės, sintezės ir tikrinimo galimybes sertifikuotoms programoms. Jis naudojamas didelio masto automobilių ADAS konstrukcijoms ir autonominiam vairavimui. Kartu veikiantis gedimų modeliavimas apima modeliavimą, rekomenduojamą ISO 26262, kad atitiktų ASIL reikalavimus.
Bendrovė neseniai bendradarbiavo su „OneSpin Solutions“ ir priėmė įrankiais paremtą funkcinių saugos programų metodiką, apjungiančią projektavimo ir patikrinimo srautus, kurie bus demonstruojami „OneSpin“ stende. Aparatinės įrangos saugos mechanizmai įterpiami į lustų dizainą, o „OneSpin Solutions“ įrankiai oficialiai patikrina aparatūros saugos logiką. Lygiavertiškumo patikrinimas užtikrina, kad įterpta saugos logika neturi įtakos įprastam funkcionalumui, o gedimų nustatymo analizė patikrina, ar atsitiktinių klaidų atveju saugos mechanizmai veikia tinkamai.
„OneSpin“ taip pat reklamuoja savo įrankių kvalifikacijos rinkinį, po to, kai TÜV SÜD patikrino savo įrankių kūrimo procesus. Pradinį rinkinį galima įsigyti bendrovės 360 EC-FPGA EDA įrankiui - automatiniam nuosekliam atitikties patikrinimui, kuris neleidžia FPGA dizaino srautams įvesti įgyvendinimo klaidų. Rinkinys yra sertifikuotas pagal ISO 26262, IEC 61508 ir EN 50128.
FPGA įžvalgos
Vis dar naudodamas FPGA dizainą, „Plunify“ bendradarbiavo su „Xilinx“ ir siūlo „Vivado“ dizaino rinkinį debesyje per „Plunify Cloud“ platformą. Dizaineriai moka vos už 50c, kad sudarytų „Vivado“ projektą „Amazon Web Services“ (AWS) debesyje, įskaitant licencijas.
Bendrovė taip pat demonstruos „InTime“ laiko uždarymo programinės įrangos patobulinimus, kad optimizuotų FPGA laiką debesyje (1 pav.). „InTime“ optimizavimo metodika gali pagerinti laikrodžio dažnį nuo 20 iki 80% ir patenkinti laiko reikalavimus dienomis, o ne savaitėmis per mašininį mokymąsi. Programinė įranga taip pat paspartina laiko uždarymą ir optimizavimą ir prieinama per debesį.
Skatindamas „eFPGA“ technologiją, „Achronix Semiconductor“ bendradarbiauja su IP specialistu CAST, siekdamas padidinti pralaidumą ir sutaupyti atminties atmintyje.
Du parodos dalyviai paaiškins, kaip CAST neprarandamas suspaudimo IP buvo perkeltas į „Achronix FPGA“ portfelį, kad būtų galima naudoti duomenų centro ir mobiliojo krašto duomenų perdavimo programose. „Deflate“, GZIP ir ZLIB neprarandamų glaudinimo standartų aparatinė įranga yra suderinama su programinės įrangos diegimais, naudojamais glaudinant ar dekompresuojant, kad būtų užtikrinta iki 100Gbit / s pralaidumas su mažu suspaudimu ir mažu vėlavimu, kartu su „Speedcore eFPGA“ technologija, kad būtų galima judėti ir laikyti didelius. duomenis sunaudojant mažai energijos.
CAST perkėlė savo IP adresą į „Achronix“ FPGA
Energijos vartojimo efektyvumas
Kalbėdamas apie energijos valdymą, kitas parodos dalyvis - „Baum“ - įvardija energijos efektyvumą kaip labiausiai neišsivysčiusią sritį lustų projektavimo srityje. Jo automatizuota galios analizės ir modeliavimo priemonė skirta automobilių, DI, mobiliesiems, tinklų ir serverių projektams. „PowerBaum 2.0“ (3 pav.) Palaiko dinaminę ir statinę galią, atsižvelgdamas į RTL ir „netlist“ aprašus, ir papildo energijos analizę su aparatinės įrangos emuliacija. Tai sako bendrovė, leidžianti inžinieriams ištaisyti maitinimo klaidas pagal tikroviškus programinės įrangos scenarijus. Šis įrankis taip pat palaiko savavališkos temperatūros, kurią nurodo dizaineriai, analizę, siekiant įvertinti temperatūros poveikį projekto energijos suvartojimui.
DAC kompanija taip pat pristatys vartų lygio galios analizės variklį „PowerWurzel“, kuris bus integruotas su „PowerBaum“, kad galios modeliavimas.
3 paveiksle „Baum“ priemonės analizuoja energijos vartojimo efektyvumą
„Cloud“ grindžiami „SoC“ projektavimo ir tikrinimo įrankiai, skirti „IC“ projektavimui iš „Metrics“, apima „Cloud Simulator“ ir „Verification Manager“, skirtus valdyti modeliavimo reikalavimus ir išteklius, kas minutę juos koreguojant aukštyn arba žemyn. Bendrovė tvirtina, kad „Google Cloud“ leidžia neribotą UVM reikalavimus atitinkantį „SystemVerilog“ modeliavimo pajėgumą ir savitą žiniatinklio valdymą, kad greičiau regresuotų, sumažėtų magistralinio kodo klaidos ir nuspėjama kodo aprėptis.
Be parodos dalyvių, renginyje vyksta techniniai užsiėmimai ir pagrindinių pranešimų programa, skirta aktualioms sritims. Pavyzdžiui, šiais metais „Cadence“ vyks pamoka „Funkcinis saugumas ir patikimumas automobilių programose“ ir „Mokymasis mašinomis“ („Mašinų mokymasis perkelia kalbos atpažinimo efektyvumą į kitą lygį“). Birželio 25 d., Pirmadienį, „Instrumental“ Anna-Katrina Shedletsky pagrindinis pranešimas bus sutelktas į „Žvalgybos automatizavimas: mašininis mokymasis ir gamybos ateitis“. ML ir AI naudojimas socialiai pagalbinei robotikai (SAR) ketvirtadienio pagrindiniame pranešime nagrinėja Maja Matarić, Pietų Kalifornijos universitetas, kuris pristatys „Automation vs Augmentation: Socialically Assistive Robotocs and the Future of Work“.
Kitas pagrindinis pranešimas propaguoja RISC-V kaip priemonę išlaisvinti architektus nuo patentuotų instrukcijų rinkinių architektūrų (ISA). Davidas A Pattersonas, „Google“ ir Kalifornijos universitetas, pristatys „Naują aukso amžių kompiuterių architektūroje: domeno specifiniai greitintuvai ir atviras RISC-V“.
Nauja šių metų DAC sritis yra Dizaino infrastruktūros alėja. ESD aljanso ir didelio našumo kompiuterių profesionalų asociacijos iniciatyva yra sritis, skirta IT infrastruktūrai kurti elektronines sistemas ir komponentus. Be debesų projektavimo ir naudojimo valdymo skaičiavimo ir saugojimo reikalavimų, yra specialus „Design-on-the-Cloud“ paviljono teatras, kuriame diskutuojama apie licencijų valdymą, tinklo skaičiavimą ir duomenų saugumą.