Moscone Center, San Francisco, bit će domaćin DAC-a od 25. do 28. juna
OneSpin Solutions i Austemper Design Systems će istaknuti alate za provjeru funkcionalne sigurnosti. Austemper će se usredotočiti na kritični razvoj sistema, sa paketom alata KaleidoScope koji podržava analogni dizajn za istovremeno širenje grešaka s mješovitim signalima. Automatizirani paket alata ima sigurnosnu analizu, sintezu i provjeru za aplikacije orijentirane na certificiranje. Koristi se za velike automobilske dizajne u ADAS-u i za autonomnu vožnju. Simultana simulacija kvara uključuje simulacije preporučene prema ISO 26262 u skladu sa ASIL zahtjevima.
Tvrtka se nedavno udružila s OneSpin Solutions kako bi usvojila metodologiju za funkcionalne sigurnosne aplikacije podržane alatima, kombinirajući tok dizajna i provjere, što će biti prikazano na štandu OneSpin. Mehanizmi hardverske sigurnosti umetnuti su u dizajn čipova, a alati OneSpin Solutions formalno potvrđuju logiku sigurnosne hardvera. Provjera ekvivalencije osigurava da umetnuta sigurnosna logika ne utječe na redovnu funkcionalnost, a analiza otkrivanja kvara provjerava da sigurnosni mehanizmi rade ispravno u slučaju slučajnih pogrešaka.
OneSpin također promovira svoj set kvalifikacija alata, nakon što TÜV SÜD provjeri svoje procese razvoja alata. Početni komplet dostupan je za kompanijski 360 EC-FPGA EDA alat, automatsku sekvencijalnu provjeru ekvivalencije koja sprečava tokove dizajna FPGA da uvode pogreške u implementaciji. Komplet je certificiran prema ISO 26262, IEC 61508 i EN 50128.
FPGA uvidi
I dalje sa FPGA dizajnom, Plunify je sarađivao sa Xilinxom kako bi ponudio paket dizajna Vivado u oblaku, putem platforme Plunify Cloud. Dizajneri plaćaju samo 50 c za sastavljanje projekta Vivado na oblaku Amazon Web Services (AWS), uključujući licence.
Kompanija će takođe pokazati poboljšanja svog InTime softvera za zatvaranje vremena za optimizaciju FPGA vremena u oblaku (slika 1). Metodologija optimizacije InTime može poboljšati frekvenciju takta za 20 do 80% i ispuniti vremenske zahtjeve u danima, a ne u sedmicama putem strojnog učenja. Softver takođe ubrzava zatvaranje i optimizaciju vremena i pristupa mu se putem oblaka.
Promovirajući eFPGA tehnologiju, Achronix Semiconductor surađuje sa IP specijalistom CAST kako bi povećao protok i uštede u memoriji.
Dvoje izlagača objasnit će kako je CAST-ov IP kompresije bez gubitaka prebačen u portfelj Achronix FPGA za upotrebu u podatkovnim centrima i aplikacijama za prijenos mobilnih ivica podataka. Hardverska implementacija standarda kompresije bez gubitaka za Deflate, GZIP i ZLIB kompatibilna je sa softverskim implementacijama koje se koriste za kompresiju ili dekompresiju kako bi se osigurala propusnost do 100 Gbit / s uz malu kompresiju i malu kašnjenje, zajedno sa Speedcore eFPGA tehnologijom za kretanje i skladištenje velikih podaci pri maloj potrošnji energije.
CAST je svoj IP prenio na Achronixove FPGA-e
Energetske efikasnosti
Govoreći o upravljanju energijom, drugi izlagač, Baum, identificira energetsku efikasnost kao najnerazvijenije područje u dizajnu čipova. Njegov automatski alat za analizu i modeliranje snage dizajniran je za automobile, IoT, mobilne, mrežne i serverske projekte. PowerBaum 2.0 (slika 3) podržava dinamičko i statičko napajanje, uzimajući RTL i opise mrežne liste, i dodaje podršku za analizu snage s hardverskom emulacijom. To, kaže kompanija, omogućava inženjerima da isprave greške u napajanju u realnim softverskim scenarijima. Alat također podržava analizu s proizvoljnim temperaturama koje određuju dizajneri, kako bi se procijenili učinci temperature na potrošnju energije dizajna.
Na DAC-u, kompanija će takođe predstaviti PowerWurzel, motor za analizu snage na nivou vrata koji će biti integrisan u PowerBaum za modeliranje snage.
Slika 3 Baumovi alati analiziraju energetsku efikasnost
Alati za dizajn i verifikaciju SoC-a zasnovani na oblaku za IC dizajn od Metrics-a uključuju Cloud Simulator i Verification Manager, dizajnirani za upravljanje zahtjevima i resursima za simulaciju, prilagođavajući ih gore ili dolje svakog minuta. Tvrtka tvrdi da Google Cloud omogućava neograničeni UVM-kompatibilni sistemski simulacijski kapacitet i matično, web-bazirano upravljanje provjerom za brže vrijeme regresije, smanjene pogreške u glavnom kodu i predvidivu pokrivenost koda.
Pored izlagača, događaj je domaćin tehničkih sesija i programa koji govori o temama. Na primjer, ove će godine Cadence biti domaćin vodiča o ‘Funkcionalnoj sigurnosti i pouzdanosti za automobilske aplikacije’, te jednog o strojnom učenju (‘Mašinsko učenje podiže performanse prepoznavanja govora na sljedeći nivo’). Uvodna riječ Anna-Katrine Shedletsky, Instrumental, u ponedjeljak, 25. lipnja, usredotočit će se na „Automation Intelligence: Machine Learning and Future of Manufacturing“. Korištenje ML-a i umjetne inteligencije za socijalno-pomoćnu robotiku (SAR) u četvrtak će istražiti Maja Matarić, Univerzitet u Južnoj Kaliforniji, koja će predstaviti 'Automatizacija vs proširenje: Socijalno pomoćni roboti i budućnost rada'.
Još jedan glavni govornik zagovara RISC-V kao sredstvo za oslobađanje arhitekata od zaštićenih arhitektura skupova instrukcija (ISA). David A Patterson, Google i Univerzitet u Kaliforniji, predstavit će „Novo zlatno doba za arhitekturu računara: akceleratori specifični za domenu i otvoreni RISC-V“.
Novo područje ove godine na DAC-u je Aleja dizajnerske infrastrukture. Inicijativa ESD saveza i Udruženja za profesionalce računarstva visokih performansi područje je posvećeno IT infrastrukturi za dizajn elektroničkih sistema i komponenata. Pored računarskih i skladišnih zahtjeva za dizajniranje i upravljanje upotrebom oblaka, postoji i posvećeno pozorište Design-on-the-Cloud paviljona koje raspravlja o upravljanju licencama, računarskom računaru i sigurnosti podataka.