Moscone Center v San Francisku bude hostit DAC ve dnech 25. – 28. Června
Řešení OneSpin a Austemper Design Systems zdůrazní nástroje pro ověření funkční bezpečnosti. Austemper se zaměří na vývoj kriticky důležitých systémů pomocí sady nástrojů KaleidoScope, která podporuje analogový design pro souběžné šíření poruch se smíšeným signálem. Automatizovaná sada nástrojů obsahuje bezpečnostní analýzu, syntézu a ověření pro aplikace zaměřené na certifikaci. Používá se pro velké automobilové designy v ADAS a autonomní řízení. Simulace souběžných poruch zahrnuje simulace doporučené normou ISO 26262 pro splnění požadavků ASIL.
Společnost nedávno uzavřela partnerství s OneSpin Solutions, aby přijala metodiku podporovanou nástroji pro aplikace funkční bezpečnosti, která kombinuje design a ověřovací tok, který bude předveden na stánku OneSpin. Bezpečnostní mechanismy hardwaru jsou vloženy do návrhů čipů a nástroje OneSpin Solutions formálně ověřují logiku bezpečnosti hardwaru. Kontrola ekvivalence zajišťuje, že vložená bezpečnostní logika neovlivní běžnou funkčnost a analýza detekce chyb ověří, že bezpečnostní mechanismy fungují správně v případě náhodných chyb.
OneSpin také propaguje svoji sadu nástrojů pro kvalifikaci nástrojů po ověření procesů vývoje nástrojů společností TÜV SÜD. Počáteční sada je k dispozici pro nástroj 360 EC-FPGA EDA společnosti, automatickou kontrolu sekvenční ekvivalence, která brání návrhovým tokům FPGA zavádět chyby implementace. Sada je certifikována podle ISO 26262, IEC 61508 a EN 50128.
Statistiky FPGA
Stále s designem FPGA společnost Plunify spolupracovala se společností Xilinx a nabídla návrhovou sadu Vivado v cloudu prostřednictvím platformy Plunify Cloud. Designéři za sestavení projektu Vivado v cloudu Amazon Web Services (AWS), včetně licencí, platí pouhých 50 c.
Společnost také předvede vylepšení svého softwaru pro uzavírání časování InTime za účelem optimalizace časování FPGA v cloudu (obrázek 1). Metodika optimalizace InTime může zlepšit strojní frekvenci o 20 až 80% a splnit požadavky na časování ve dnech, nikoli týdnech, pomocí strojového učení. Tento software také zrychluje uzavření a optimalizaci časování a je k němu přístup prostřednictvím cloudu.
Díky podpoře technologie eFPGA spolupracuje Achronix Semiconductor se specialistou IP CAST na zvýšení propustnosti a úsporách v paměti.
Oba vystavovatelé vysvětlí, jak byla bezztrátová kompresní IP adresa CAST přenesena do portfolia Achronix FPGA pro použití v aplikacích pro datová centra a mobilní datové přenosy. Hardwarová implementace standardu bezztrátové komprese pro Deflate, GZIP a ZLIB je kompatibilní se softwarovými implementacemi používanými pro kompresi nebo dekompresi, které poskytují propustnost až 100 Gbit / s s nízkou kompresí a nízkou latencí, spolu s technologií Speedcore eFPGA pro přesun a ukládání velkých objemů data při nízké spotřebě energie.
CAST přenesl svou IP adresu na FPGA od společnosti Achronix
Energetická účinnost
Když už mluvíme o správě napájení, další vystavovatel, Baum, označuje energetickou účinnost jako nejvíce nerozvinutou oblast v designu čipů. Jeho automatizovaný nástroj pro analýzu a modelování výkonu je určen pro automobilové, IoT, mobilní, síťové a serverové projekty. PowerBaum 2.0 (obrázek 3) podporuje dynamické a statické napájení, přičemž přijímá popisy RTL a netlist a přidává podporu pro analýzu výkonu pomocí emulace hardwaru. To, říká společnost, umožňuje technikům opravovat energetické chyby v realistických softwarových scénářích. Tento nástroj také podporuje analýzu s libovolnými teplotami, které specifikují návrháři, za účelem posouzení účinků teploty na spotřebu energie návrhu.
Na veletrhu DAC společnost představí také PowerWurzel, motor pro analýzu výkonu na úrovni brány, který bude integrován do PowerBaum pro modelování výkonu.
Obrázek 3 Nástroje společnosti Baum analyzují energetickou účinnost
Mezi cloudové nástroje pro návrh a ověřování SoC pro návrh IC od společnosti Metrics patří Cloud Simulator and Verification Manager, které jsou určeny ke správě požadavků a zdrojů simulace a jejich nastavení každou minutu nahoru nebo dolů. Společnost tvrdí, že Google Cloud umožňuje neomezenou kapacitu simulace SystemVerilog kompatibilní s UVM a nativní správu webových ověřování pro rychlejší časy regrese, snížené chyby kmenového kódu a předvídatelné pokrytí kódu.
Kromě vystavovatelů se na akci konají technická sezení a program klíčových projevů zaměřených na aktuální oblasti. V letošním roce například Cadence uspořádá výukový program „Funkční bezpečnost a spolehlivost pro automobilové aplikace“ a jeden o strojovém učení („Strojové učení posouvá výkon rozpoznávání řeči na další úroveň“). Úvodní projev Anny-Katriny Shedletsky, Instrumental, se v pondělí 25. června zaměří na „Automating Intelligence: Machine Learning and the Future of Manufacturing“. Využití ML a AI pro sociálně asistenční robotiku (SAR) zkoumá ve čtvrtek hlavní přednáška Maja Matarić z University of Southern California, která představí „Automation vs Augmentation: Socially Assistive Robotocs and the Future of Work“.
Další hlavní proslov obhajuje RISC-V jako prostředek k osvobození architektů od proprietárních architektur instrukčních sad (ISA). David A Patterson, Google a University of California, představí „Nový zlatý věk pro počítačovou architekturu: doménové akcelerátory a Open RISC-V“.
Novou oblastí letošního ročníku DAC je Design Infrastructure Alley. Iniciativa ESD Alliance and Association for High-Performance Computing Professionals je oblast věnovaná IT infrastruktuře pro návrh elektronických systémů a komponent. Kromě požadavků na výpočetní a úložnou kapacitu pro návrh a správu používání cloudu existuje speciální pavilon Design-on-the-Cloud, který pojednává o správě licencí, výpočetních sítích a zabezpečení dat.