Moscone Center, San Francisco, acollirà el DAC del 25 al 28 de juny
OneSpin Solutions i Austemper Design Systems destacaran les eines per a la verificació de la seguretat funcional. Austemper se centrarà en el desenvolupament de sistemes crítics amb la missió, amb el conjunt d'eines KaleidoScope que admet el disseny analògic per a la propagació simultània de falles de senyal mixt. El conjunt d’eines automatitzades té funcions d’anàlisi, síntesi i verificació de seguretat per a aplicacions orientades a la certificació. S'utilitza per a dissenys d'automòbils a gran escala en ADAS i en conducció autònoma. La simulació de falles simultània inclou simulacions recomanades per la ISO 26262 per complir els requisits ASIL.
La companyia es va associar recentment amb OneSpin Solutions per adoptar una metodologia recolzada per eines per a aplicacions de seguretat funcional, que combina un flux de disseny i verificació, que es demostrarà a l’estand de OneSpin. Els mecanismes de seguretat del maquinari s’insereixen als dissenys de xips i les eines de OneSpin Solutions verificen formalment la lògica de seguretat del maquinari. La comprovació d’equivalència garanteix que la lògica de seguretat inserida no afecti la funcionalitat regular i l’anàlisi de detecció de fallades verifica que els mecanismes de seguretat funcionen correctament en cas d’errors aleatoris.
OneSpin també promou el seu kit de qualificació d'eines, després de la verificació per part de TÜV SÜD dels seus processos de desenvolupament d'eines. El kit inicial està disponible per a l’eina 360 EC-FPGA EDA de la companyia, una comprovació seqüencial automàtica d’equivalència que impedeix que els fluxos de disseny de FPGA introdueixin errors d’implementació. El kit està certificat segons ISO 26262, IEC 61508 i EN 50128.
Estadístiques de FPGA
Encara amb el disseny FPGA, Plunify ha col·laborat amb Xilinx per oferir la suite de disseny Vivado al núvol, mitjançant la plataforma Plunify Cloud. Els dissenyadors paguen només 50c per compilar un projecte Vivado al núvol d’Amazon Web Services (AWS), incloses les llicències.
La companyia també demostrarà millores al seu programari de tancament de temps InTime per optimitzar el temps FPGA al núvol (Figura 1). La metodologia d’optimització InTime pot millorar la freqüència del rellotge entre un 20 i un 80% i complir els requisits de temps en dies, en lloc de setmanes mitjançant l’aprenentatge automàtic. El programari també accelera el tancament i l'optimització del temps i s'hi accedeix a través del núvol.
Afavorint la tecnologia eFPGA, Achronix Semiconductor col·labora amb l’especialista en IP CAST per augmentar el rendiment i estalviar emmagatzematge de memòria.
Els dos expositors explicaran com s’ha portat la IP de compressió sense pèrdues de CAST a la cartera Achronix FPGA per utilitzar-la en aplicacions de transferència de dades de centre de dades i mòbils. La implementació de maquinari de l’estàndard de compressió sense pèrdues per a Deflate, GZIP i ZLIB és compatible amb implementacions de programari utilitzades per a compressió o descompressió per proporcionar un rendiment de fins a 100 Gbit / s amb baixa compressió i baixa latència, juntament amb la tecnologia Speedcore eFPGA per moure i emmagatzemar dades amb un consum d’energia baix.
CAST ha portat la seva IP als FPGA d’Achronix
L'eficiència energètica
Parlant de gestió de l’energia, un altre expositor, Baum, identifica l’eficiència energètica com l’àrea més poc desenvolupada en el disseny de xips. La seva eina automatitzada d’anàlisi i modelització de potència està dissenyada per a projectes d’automoció, IoT, mòbils, xarxes i servidors. PowerBaum 2.0 (Figura 3) admet potència dinàmica i estàtica, incorporant descripcions RTL i netlist, i afegeix suport per a l'anàlisi de potència amb emulació de maquinari. Això, segons la companyia, permet als enginyers corregir errors d’alimentació en escenaris de programari realistes. L’eina també admet l’anàlisi amb temperatures arbitràries especificades pels dissenyadors, per avaluar els efectes de la temperatura sobre el consum d’energia d’un disseny.
A DAC, l’empresa també presentarà PowerWurzel, un motor d’anàlisi de potència a nivell de porta que s’integrarà amb PowerBaum per al modelatge de potència.
La figura 3 Les eines de Baum analitzen l’eficiència energètica
Les eines de disseny i verificació de SoC basades en el núvol per al disseny d’IC de Metrics inclouen Cloud Simulator i Verification Manager, dissenyats per gestionar els recursos i els requisits de simulació, ajustant-los cada minut cap amunt o cap avall. La companyia afirma que Google Cloud permet una capacitat de simulació SystemVerilog il·limitada i compatible amb la UVM i una gestió de verificació nativa basada en web per a temps de regressió més ràpids, errors reduïts de codi de tronc i cobertura de codi previsible.
A part dels expositors, l'esdeveniment acull sessions tècniques i un programa de conferències sobre temes d'actualitat. Aquest any, per exemple, Cadence acollirà un tutorial sobre "Seguretat funcional i fiabilitat per a aplicacions d'automoció" i un sobre aprenentatge automàtic ("L'aprenentatge automàtic porta el rendiment del reconeixement de veu al següent nivell"). Una darrera conferència d’Anna-Katrina Shedletsky, Instrumental, el dilluns 25 de juny, se centrarà en ‘Intel·ligència automatitzada: aprenentatge automàtic i futur de la fabricació’. L’ús de ML i AI per a la robòtica d’assistència social (SAR) és explorat a la conferència principal de dijous per Maja Matarić, Universitat del Sud de Califòrnia, que presentarà ‘Automatització vs Augment: Robotocs d’assistència social i el futur del treball’.
Una altra de les claus fonamentals defensa RISC-V com a mitjà per alliberar els arquitectes d’arquitectures de conjunts d’instruccions propietàries (ISA). David A Patterson, Google i la Universitat de Califòrnia, presentarà "Una nova edat d’or per a l’arquitectura d’ordinadors: dominants específics acceleradors i Open RISC-V".
Un nou àmbit d’aquest any a DAC és el carreró d’infraestructures de disseny. La iniciativa de ESD Alliance and Association for High-Performance Computing Professionals és una àrea dedicada a la infraestructura de TI per al disseny de sistemes i components electrònics. A més dels requisits informàtics i d’emmagatzematge per al disseny i la gestió de l’ús del núvol, hi ha un pavelló dedicat al Disseny al núvol que tracta sobre la gestió de llicències, la computació en xarxa i la seguretat de dades.