San Franciscos asuv Moscone keskus võõrustab DAC-i 25. – 28
Nii OneSpin Solutions kui ka Austemper Design Systems tõstavad esile funktsionaalse ohutuse kontrollimise tööriistu. Austemper keskendub missioonikriitiliste süsteemide väljatöötamisele koos KaleidoScope tööriistakomplektiga, mis toetab analoogkujundust samaaegse segasignaaliga rikete levimiseks. Automatiseeritud tööriistakomplektil on sertifitseerimisele orienteeritud rakenduste ohutusanalüüs, sünteesi- ja kontrollivõimalused. Seda kasutatakse ADAS-i suuremahuliste autodisainide ja autonoomse juhtimise jaoks. Samaaegne rikete simulatsioon sisaldab ISO 26262 poolt ASILi nõuete täitmiseks soovitatud simulatsioone.
Ettevõte tegi hiljuti koostööd OneSpin Solutionsiga, et võtta kasutusele tööriistadega toetatud metoodika funktsionaalsete ohutusrakenduste jaoks, ühendades disaini- ja kontrollivoo, mida demonstreeritakse OneSpini boksis. Riistvara ohutusmehhanismid sisestatakse kiipide kujundustesse ja OneSpin Solutionsi tööriistad kontrollivad ametlikult riistvara ohutusloogikat. Samaväärsuse kontroll tagab, et sisestatud ohutusloogika ei mõjuta tavapärast funktsionaalsust ja rikete tuvastamise analüüs kontrollib juhuslike vigade korral, kas ohutusmehhanismid toimivad korralikult.
Pärast seda, kui TÜV SÜD on oma tööriistaarendusprotsesse kontrollinud, reklaamib OneSpin ka oma tööriista kvalifitseerimise komplekti. Esmane komplekt on saadaval ettevõtte 360 EC-FPGA EDA tööriista jaoks, mis on automaatne järjestikune samaväärsuse kontroll, mis takistab FPGA kujundusvoogudel juurutamast vigu. Komplekt on sertifitseeritud vastavalt standarditele ISO 26262, IEC 61508 ja EN 50128.
FPGA teadmised
Ikka FPGA disainiga on Plunify teinud koostööd Xilinxiga, et pakkuda pilves Vivado disainipaketti Plunify Cloudi platvormi kaudu. Disainerid maksavad Amazon Web Services (AWS) pilves Vivado projekti, sealhulgas litsentside koostamise eest vaid 50c.
Samuti demonstreerib ettevõte oma InTime ajastuse sulgemise tarkvara täiustusi, et optimeerida pilves FPGA ajastamist (joonis 1). InTime optimeerimise metoodika võib masinaõppe abil parandada kella sagedust 20–80% ja täita ajavajadusi päevades, mitte nädalates. Tarkvara kiirendab ka aja sulgemist ja optimeerimist ning sellele pääseb juurde pilve kaudu.
EFPGA-tehnoloogia edendamise nimel teeb Achronix Semiconductor koostööd IP-spetsialisti CAST-iga, et suurendada läbilaskevõimet ja säästa mäluseadmeid.
Kaks eksponenti selgitavad, kuidas CAST-i kadudeta tihendus-IP on viidud Achronix FPGA portfelli kasutamiseks andmekeskuste ja mobiilsete servade andmeedastusrakendustes. Deflate, GZIP ja ZLIB kadudeta tihendusstandardi riistvaraline rakendamine ühildub tihendamiseks või dekompressimiseks kasutatavate tarkvararakendustega, pakkudes madala tihenduse ja madala latentsusega kuni 100Gbit / s läbilaskevõimet koos Speedcore eFPGA tehnoloogiaga suurte liikumiste ja salvestuste jaoks andmed väikese energiatarbega.
CAST on oma IP-koodi teisaldanud Achronixi FPGA-desse
Energiatõhusus
Kui rääkida energiahaldusest, siis teine eksponent, Baum, nimetab kiibidisaini kõige vähem arenenud alaks energiatõhusust. Selle automatiseeritud energiaanalüüsi ja modelleerimise tööriist on mõeldud autotööstuse, IoT, mobiil-, võrgu- ja serveriprojektide jaoks. PowerBaum 2.0 (joonis 3) toetab dünaamilist ja staatilist võimsust, võttes arvesse RTL-i ja netlistide kirjeldusi, ning lisab toe energiaanalüüsile riistvara emuleerimisega. See lubab inseneridel inseneridel realistlike tarkvarastsenaariumide korral toiteprobleeme parandada. Tööriist toetab ka analüüse meelevaldsete temperatuuridega, mille on projekteerijad määranud, et hinnata temperatuuri mõju disaini energiatarbimisele.
DACis tutvustab ettevõte ka PowerBaumiga integreeritavat väravataseme võimsuse analüüsimootorit PowerWurzel võimsuse modelleerimiseks.
Joonis 3 Baumi tööriistad analüüsivad energiatõhusust
Metricsist pärit pilvepõhised SoC-i disaini- ja kontrollivahendid IC-kujunduse jaoks hõlmavad pilvesimulaatorit ja verifikatsioonihaldurit, mis on loodud simulatsiooninõuete ja ressursside haldamiseks, kohandades neid iga minutiga üles või alla. Ettevõte väidab, et Google Cloud võimaldab piiramatut UVM-iga ühilduvat SystemVerilogi simulatsioonivõimet ja natiivset veebipõhist kontrollihaldust kiirema regressiooniaja, väiksema pagasiruumi koodivigade ja prognoositava koodi katvuse jaoks.
Lisaks eksponentidele korraldatakse üritusel tehnilisi seansse ja peaesinejate programm, mis käsitleb aktuaalseid valdkondi. Sel aastal korraldab Cadence näiteks õpetuse teemal „Funktsionaalne ohutus ja töökindlus mootorsõidukirakendustes” ning masinõppe („Masinõpe viib kõnetuvastuse jõudluse uuele tasemele”). Instrumentali Anna-Katrina Shedletsky esmaspäev, 25. juuni, keskendub teemale "Intelligentsi automatiseerimine: masinõpe ja tootmise tulevik". ML-i ja tehisintellekti kasutamist sotsiaalselt abistavaks robootikaks (SAR) uurib neljapäevases peaesitluses Lõuna-California ülikool Maja Matarić, kes esitleb raamatut "Automation vs Augmentation: Socially Assistive Robotocs and the Future of Work".
Teine põhisõnum toetab RISC-V-d kui vahendit, mis vabastab arhitektid varalistest käsukomplektidest (ISA). David A Patterson, Google ja California ülikool, esitavad raamatu „Uus kuldajastu arvutiarhitektuurile: domeenispetsiifilised kiirendid ja avatud RISC-V”.
Tänavu on DAC-i uus ala Disaini infrastruktuuri allee. ESD alliansi ja suure jõudlusega arvutiprofessionaalide assotsiatsiooni algatus on valdkond, mis on pühendatud elektrooniliste süsteemide ja komponentide kujundamise IT-infrastruktuurile. Lisaks arvutus- ja salvestusnõuetele pilve kujundamisel ja haldamisel on ka spetsiaalne paviljoniteater Design-on-the-Cloud, kus arutletakse litsentside haldamise, võrguarvutuste ja andmeturbega.