Moscone Center, San Francisco, acollerá o DAC do 25 ao 28 de xuño
OneSpin Solutions e Austemper Design Systems destacarán as ferramentas para a verificación da seguridade funcional. Austemper centrarase no desenvolvemento de sistemas críticos coa misión KaleidoScope, que admite o deseño analóxico para a propagación de fallos de sinal mixto simultánea. A suite de ferramentas automatizadas ten capacidades de análise, síntese e verificación de seguridade para aplicacións orientadas á certificación. Úsase para deseños automotivos a gran escala en ADAS e condución autónoma. A simulación simultánea de fallos inclúe simulacións recomendadas pola ISO 26262 para cumprir cos requisitos ASIL.
A compañía asociouse recentemente con OneSpin Solutions para adoptar unha metodoloxía compatible con ferramentas para aplicacións de seguridade funcional, combinando un fluxo de deseño e verificación, que se demostrará no posto de OneSpin. Os mecanismos de seguridade do hardware insírense nos deseños de chips e as ferramentas de OneSpin Solutions verifican formalmente a lóxica de seguridade do hardware. A comprobación de equivalencia garante que a lóxica de seguridade inserida non afecta á funcionalidade regular e a análise de detección de fallos verifica que os mecanismos de seguridade funcionan correctamente en caso de erros aleatorios.
OneSpin tamén está a promover o seu kit de cualificación de ferramentas, logo da verificación por parte de TÜV SÜD dos seus procesos de desenvolvemento de ferramentas. O kit inicial está dispoñible para a ferramenta ED-360 EC-FPGA da compañía, unha comprobación automática de equivalencia secuencial que impide que os fluxos de deseño FPGA introduzan erros de implementación. O kit está certificado ISO 26262, IEC 61508 e EN 50128.
Insights de FPGA
Aínda co deseño FPGA, Plunify colaborou con Xilinx para ofrecer a suite de deseño Vivado na nube, a través da plataforma Plunify Cloud. Os deseñadores pagan tan só 50c por compilar un proxecto de Vivado na nube de Amazon Web Services (AWS), incluídas as licenzas.
A compañía tamén demostrará melloras no seu software de peche de sincronización InTime para optimizar a sincronización FPGA na nube (Figura 1). A metodoloxía de optimización InTime pode mellorar a frecuencia do reloxo entre un 20 e un 80% e cumprir os requisitos de sincronización en días, en lugar de semanas mediante aprendizaxe automática. O software tamén acelera o peche e optimización dos tempos e accédese a través da nube.
Promovendo a tecnoloxía eFPGA, Achronix Semiconductor colabora co especialista en IP CAST para aumentar o rendemento e aforrar no almacenamento de memoria.
Os dous expositores explicarán como a IP de compresión sen perdas de CAST foi portada á carteira Achronix FPGA para o seu uso en aplicacións de transferencia de datos de centro de datos e móbiles. A implementación de hardware do estándar de compresión sen perdas para Deflate, GZIP e ZLIB, é compatible con implementacións de software usadas para compresión ou descompresión para proporcionar un rendemento de ata 100Gbit / s con baixa compresión e baixa latencia, xunto coa tecnoloxía Speedcore eFPGA para moverse e almacenar grandes datos cun baixo consumo de enerxía.
CAST transportou a súa IP aos FPGA de Achronix
Eficiencia enerxética
Falando de xestión de enerxía, outro expositor, Baum, identifica a eficiencia enerxética como a área máis pouco desenvolvida no deseño de chips. A súa ferramenta automatizada de análise de potencia e modelado está deseñada para proxectos de automoción, IoT, móbiles, redes e servidores. PowerBaum 2.0 (Figura 3) admite enerxía dinámica e estática, tomando descricións de RTL e netlist, e engade soporte para a análise de potencia coa emulación de hardware. Isto, di a compañía, permite aos enxeñeiros corrixir erros de enerxía en escenarios de software realistas. A ferramenta tamén admite a análise con temperaturas arbitrarias especificadas polos deseñadores para avaliar os efectos da temperatura no consumo de enerxía dun deseño.
En DAC, a compañía tamén presentará PowerWurzel, un motor de análise de potencia a nivel de porta que se integrará con PowerBaum para o modelado de potencia.
A figura 3 As ferramentas de Baum analizan a eficiencia enerxética
As ferramentas de deseño e verificación SoC baseadas na nube para o deseño de IC de Metrics inclúen o Cloud Simulator e o Verifier Manager, deseñados para xestionar os recursos e requirimentos de simulación, axustándoos cada minuto. A compañía afirma que Google Cloud permite unha capacidade de simulación SystemVerilog compatible con UVM ilimitada e unha xestión de verificación nativa baseada na web para tempos de regresión máis rápidos, erros de código tronco reducidos e cobertura de código previsible.
Ademais dos expositores, o evento acolle sesións técnicas e un programa de conferencias sobre áreas de actualidade. Este ano, por exemplo, Cadence acollerá un tutorial sobre "Seguridade funcional e fiabilidade para aplicacións automotivas" e un sobre aprendizaxe automática ("A aprendizaxe automática leva o rendemento do recoñecemento de voz ao seguinte nivel"). Unha conferencia clave de Anna-Katrina Shedletsky, Instrumental, o luns 25 de xuño, centrarase en "Intelixencia automatizada: aprendizaxe automática e futuro da fabricación". O uso de ML e AI para a robótica de asistencia social (SAR) é explorado na conferencia principal do xoves por Maja Matarić, Universidade do sur de California, que presentará 'Automatización vs aumento: robots de asistencia social e o futuro do traballo'.
Outra nota clave defende RISC-V como un medio para liberar aos arquitectos das arquitecturas de conxuntos de instrucións propietarias (ISA). David A Patterson, Google e Universidade de California, presentará 'A New Golden Age for Computer Architecture: Domain Specific Accelerators and Open RISC-V'.
Unha nova área este ano no DAC é o Design Infrastructure Alley. A iniciativa da ESD Alliance and Association for High-Performance Computing Professionals é unha área dedicada á infraestrutura de TI para o deseño de sistemas e compoñentes electrónicos. Ademais dos requisitos de computación e almacenamento para o deseño e xestión do uso da nube, hai un pavillón dedicado ao deseño na nube que trata sobre xestión de licenzas, computación en rede e seguridade de datos.