Moscone Center, San Francisco, ຈະເປັນເຈົ້າພາບ DAC 25-28 ມິຖຸນາ
OneSpin Solutions ແລະລະບົບອອກແບບ Austemper ທັງສອງຈະຍົກໃຫ້ເຫັນເຄື່ອງມື ສຳ ລັບການກວດສອບຄວາມປອດໄພທີ່ເປັນປະໂຫຍດ. Austemper ຈະສຸມໃສ່ການພັດທະນາລະບົບທີ່ ສຳ ຄັນໃນການເຜີຍແຜ່, ໂດຍມີ KaleidoScope ຊຸດເຄື່ອງມືທີ່ສະ ໜັບ ສະ ໜູນ ການອອກແບບແບບອະນາລັອກ ສຳ ລັບການເຜີຍແຜ່ຂໍ້ຜິດພາດທີ່ມີສຽງພ້ອມໆກັນ. ຊຸດເຄື່ອງມືອັດຕະໂນມັດມີການວິເຄາະຄວາມປອດໄພ, ການສັງເຄາະແລະຄວາມສາມາດໃນການຢັ້ງຢືນ ສຳ ລັບການ ນຳ ໃຊ້ທີ່ໄດ້ຮັບການຢັ້ງຢືນ. ມັນຖືກນໍາໃຊ້ສໍາລັບການອອກແບບລົດຍົນຂະຫນາດໃຫຍ່ໃນ ADAS ແລະການຂັບຂີ່ອັດຕະໂນມັດ. ການ ຈຳ ລອງຄວາມຜິດພ້ອມໆກັນປະກອບມີການ ຈຳ ລອງທີ່ແນະ ນຳ ໂດຍ ISO 26262 ເພື່ອປະຕິບັດຕາມຂໍ້ ກຳ ນົດຂອງ ASIL.
ບໍລິສັດບໍ່ດົນມານີ້ໄດ້ຮ່ວມມືກັບ OneSpin Solutions ເພື່ອ ນຳ ໃຊ້ວິທີການທີ່ໄດ້ຮັບການສະ ໜັບ ສະ ໜູນ ຈາກເຄື່ອງມື ສຳ ລັບການ ນຳ ໃຊ້ຄວາມປອດໄພທີ່ເປັນປະໂຫຍດ, ປະສົມປະສານການໄຫຼອອກແບບແລະການກວດສອບ, ເຊິ່ງຈະຖືກສະແດງໃຫ້ເຫັນຢູ່ທີ່ຫ້ອງວາງສະແດງ OneSpin. ກົນໄກຄວາມປອດໄພຂອງຮາດແວແມ່ນຖືກໃສ່ເຂົ້າໃນການອອກແບບຊິບ, ແລະເຄື່ອງມືຂອງ OneSpin Solutions ໄດ້ກວດສອບຢ່າງເປັນທາງການກ່ຽວກັບເຫດຜົນດ້ານຄວາມປອດໄພຂອງຮາດແວ. ການກວດສອບຄວາມສະ ເໝີ ພາບຮັບປະກັນວ່າເຫດຜົນດ້ານຄວາມປອດໄພທີ່ປ້ອນເຂົ້າບໍ່ມີຜົນກະທົບຕໍ່ການເຮັດວຽກປົກກະຕິແລະການວິເຄາະການຊອກຫາຄວາມຜິດຈະພິສູດວ່າກົນໄກຄວາມປອດໄພປະຕິບັດຢ່າງຖືກຕ້ອງໃນກໍລະນີທີ່ມີຄວາມຜິດພາດແບບສຸ່ມ.
OneSpin ຍັງ ກຳ ລັງສົ່ງເສີມຊຸດຄວາມສາມາດດ້ານເຄື່ອງມືຂອງຕົນ, ປະຕິບັດຕາມການກວດສອບໂດຍTÜVSÜDຂອງຂັ້ນຕອນການພັດທະນາເຄື່ອງມືຂອງມັນ. ຊຸດເບື້ອງຕົ້ນແມ່ນມີ ສຳ ລັບເຄື່ອງມື 360 EC-FPGA EDA ຂອງບໍລິສັດ, ການກວດສອບຄວາມສະ ເໝີ ພາບແບບອັດຕະໂນມັດທີ່ປ້ອງກັນກະແສການອອກແບບ FPGA ຈາກການ ນຳ ສະ ເໜີ ຂໍ້ຜິດພາດໃນການຈັດຕັ້ງປະຕິບັດ. ຊຸດດັ່ງກ່າວໄດ້ຮັບການຢັ້ງຢືນຈາກ ISO 26262, IEC 61508 ແລະ EN 50128.
ຄວາມເຂົ້າໃຈຂອງ FPGA
ຍັງມີການອອກແບບ FPGA, Plunify ໄດ້ຮ່ວມມືກັບ Xilinx ເພື່ອສະ ເໜີ ຊຸດອອກແບບ Vivado ໃນເມຄ, ຜ່ານແພລະຕະຟອມ Plunify Cloud. ຜູ້ອອກແບບຈ່າຍຄ່າ 50 ເທົ່າເພື່ອເປັນການລວບລວມໂຄງການ Vivado ເທິງເມຄ Amazon Web Services (AWS), ລວມທັງໃບອະນຸຍາດ.
ບໍລິສັດຍັງຈະສະແດງການປັບປຸງໂປແກຼມປິດເວລາທີ່ໃຊ້ເວລາ InTime ເພື່ອເພີ່ມປະສິດທິພາບການ ກຳ ນົດເວລາຂອງ FPGA ໃນເມຄ (ຮູບ 1). ວິທີການເພີ່ມປະສິດທິພາບພາຍໃນເວລາສາມາດປັບປຸງຄວາມຖີ່ຂອງໂມງໄດ້ເຖິງ 20 ເຖິງ 80% ແລະຕອບສະ ໜອງ ຄວາມຮຽກຮ້ອງຕ້ອງການໃນການ ກຳ ນົດເວລາໃນຫລາຍວັນ, ແທນທີ່ຈະເປັນຫລາຍອາທິດຜ່ານການຮຽນຮູ້ເຄື່ອງຈັກ. ຊອບແວຍັງເລັ່ງເວລາການປິດແລະການເພີ່ມປະສິດທິພາບໃຫ້ດີຂື້ນແລະສາມາດເຂົ້າຜ່ານເມຄໄດ້.
ການສົ່ງເສີມເຕັກໂນໂລຢີ eFPGA, Achronix Semiconductor ແມ່ນຮ່ວມມືກັບຜູ້ຊ່ຽວຊານ IP CAST ເພື່ອເພີ່ມຂື້ນແລະເຮັດໃຫ້ມີການປະຫຍັດໃນການເກັບຮັກສາຫນ່ວຍຄວາມ ຈຳ.
ຜູ້ວາງສະແດງທັງສອງຈະອະທິບາຍເຖິງວິທີການບີບອັດ IP ທີ່ບໍ່ມີຄວາມສູນເສຍຂອງ CAST ໄດ້ຖືກສົ່ງໄປທີ່ Achronix FPGA portfolio ເພື່ອໃຊ້ໃນສູນຂໍ້ມູນແລະໂປແກຼມໂອນຍ້າຍຂໍ້ມູນໃນຂອບມືຖື. ການປະຕິບັດຮາດແວຂອງມາດຕະຖານການບີບອັດທີ່ບໍ່ມີການສູນເສຍ ສຳ ລັບ Deflate, GZIP ແລະ ZLIB ແມ່ນ ເໝາະ ສົມກັບການປະຕິບັດຊອບແວທີ່ໃຊ້ ສຳ ລັບການບີບອັດຫລືເສື່ອມໂຊມເພື່ອໃຫ້ຄວາມໄວສູງເຖິງ 100Gbit / s ດ້ວຍການບີບອັດແລະຄວາມຊ້າຕ່ ຳ, ບວກກັບເຕັກໂນໂລຢີ Speedcore eFPGA ເພື່ອຍ້າຍແລະເກັບມ້ຽນໃຫຍ່ ຂໍ້ມູນໃນການບໍລິໂພກພະລັງງານຕ່ ຳ.
CAST ໄດ້ສົ່ງ IP ຂອງຕົນໄປ FPGAs ຂອງ Achronix
ປະສິດທິພາບດ້ານພະລັງງານ
ເວົ້າເຖິງການຄຸ້ມຄອງພະລັງງານ, ຜູ້ວາງສະແດງຄົນອື່ນ, Baum, ລະບຸປະສິດທິພາບດ້ານພະລັງງານເປັນເຂດທີ່ພັດທະນາທີ່ສຸດໃນການອອກແບບຊິບ. ເຄື່ອງມືການວິເຄາະແລະແບບ ຈຳ ລອງພະລັງງານແບບອັດຕະໂນມັດຂອງມັນຖືກອອກແບບ ສຳ ລັບໂຄງການລົດຍົນ, IoT, ມືຖື, ລະບົບເຄືອຂ່າຍແລະ server. PowerBaum 2.0 (ຮູບສະແດງ 3) ສະ ໜັບ ສະ ໜູນ ພະລັງງານແບບເຄື່ອນໄຫວແລະສະຖິດ, ຮັບໃນລາຍລະອຽດຂອງ RTL ແລະລາຍຊື່ netnet, ແລະເພີ່ມການສະ ໜັບ ສະ ໜູນ ການວິເຄາະພະລັງງານດ້ວຍການຮວບຮວມຮາດແວ. ບໍລິສັດກ່າວວ່ານີ້, ອະນຸຍາດໃຫ້ວິສະວະກອນແກ້ໄຂຂໍ້ບົກພ່ອງດ້ານພະລັງງານໃນສະຖານະການຊອບແວທີ່ແທ້ຈິງ. ເຄື່ອງມືດັ່ງກ່າວຍັງສະ ໜັບ ສະ ໜູນ ການວິເຄາະດ້ວຍອຸນຫະພູມທີ່ຕົນເອງມັກເຊິ່ງຖືກ ກຳ ນົດໂດຍຜູ້ອອກແບບ, ເພື່ອປະເມີນຜົນກະທົບຂອງອຸນຫະພູມຕໍ່ການຊົມໃຊ້ພະລັງງານຂອງການອອກແບບ.
ທີ່ DAC, ບໍລິສັດຍັງຈະແນະ ນຳ PowerWurzel, ເຄື່ອງຈັກວິເຄາະລະດັບພະລັງງານໃນລະດັບປະຕູເຊິ່ງຈະຖືກລວມເຂົ້າກັບ PowerBaum ສຳ ລັບການສ້າງແບບ ຈຳ ລອງພະລັງງານ.
ຮູບທີ 3 ເຄື່ອງມືຂອງ Baum ວິເຄາະປະສິດທິພາບດ້ານພະລັງງານ
ການອອກແບບແລະເຄື່ອງມືຢັ້ງຢືນທີ່ໃຊ້ໃນການ ນຳ ໃຊ້ແບບ SoC ທີ່ໃຊ້ໃນ Cloud ສຳ ລັບການອອກແບບ IC ຈາກ Metrics ລວມມີ Cloud Simulator ແລະຜູ້ຈັດການກວດສອບ, ຖືກອອກແບບມາເພື່ອຈັດການຄວາມ ຈຳ ເປັນແລະຊັບພະຍາກອນ, ການດັດປັບພວກມັນຂື້ນຫລືລົງທຸກໆນາທີ. ບໍລິສັດອ້າງວ່າ Google Cloud ຊ່ວຍໃຫ້ຄວາມສາມາດໃນການ ຈຳ ລອງ SystemVerilog ທີ່ບໍ່ ຈຳ ກັດ UVM ແລະການຄຸ້ມຄອງການຢັ້ງຢືນແບບພື້ນຖານ, ເວບໄຊທ໌ ສຳ ລັບເວລາການປັບໄວ, ຫຼຸດຜ່ອນຄວາມຜິດພາດລະຫັດ ລຳ ຕົ້ນແລະການຄຸ້ມຄອງລະຫັດທີ່ຄາດເດົາໄດ້.
ນອກຈາກບັນດາຮ້ານວາງສະແດງ, ເຫດການດັ່ງກ່າວໄດ້ຈັດກອງປະຊຸມດ້ານວິຊາການແລະແຜນງານ ສຳ ຄັນກ່ຽວກັບຫົວຂໍ້ເລື່ອງ. ຍົກຕົວຢ່າງໃນປີນີ້, Cadence ຈະຈັດການສອນກ່ຽວກັບ 'ຄວາມປອດໄພທີ່ມີປະໂຫຍດແລະຄວາມ ໜ້າ ເຊື່ອຖື ສຳ ລັບການ ນຳ ໃຊ້ເຄື່ອງຈັກ, ແລະອີກ ໜຶ່ງ ການຮຽນຮູ້ກ່ຽວກັບເຄື່ອງຈັກ (' Machine Learning Takes Speech Recognition Performanceing to the Next Level '). ບົດກ່າວປາຖະກະຖາໂດຍ Anna-Katrina Shedletsky, Instrumental, ໃນວັນຈັນ 25 ເດືອນມິຖຸນາ, ຈະສຸມໃສ່ 'ການຄົ້ນຫາອັດຕະໂນມັດ: ການຮຽນຮູ້ເຄື່ອງຈັກແລະອະນາຄົດຂອງການຜະລິດ'. ການໃຊ້ ML ແລະ AI ສຳ ລັບຫຸ່ນຍົນທີ່ຊ່ວຍເຫຼືອທາງສັງຄົມ (SAR) ແມ່ນ ສຳ ຫຼວດໃນບົດ ສຳ ຄັນຂອງວັນພະຫັດໂດຍ Maja Matarić, ມະຫາວິທະຍາໄລ Southern California ເຊິ່ງຈະ ນຳ ສະ ເໜີ ‘Automation vs Augmentation: Socialocists Robotocs ທີ່ຊ່ວຍເຫຼືອສັງຄົມແລະອະນາຄົດຂອງການເຮັດວຽກ’.
ບົດ ສຳ ຄັນອີກອັນ ໜຶ່ງ ທີ່ສະ ໜັບ ສະ ໜູນ RISC-V ເພື່ອເປັນວິທີໃຫ້ນັກສະຖາປະນິກທີ່ບໍ່ເສຍຄ່າຈາກສະຖາປັດຕະຍະ ກຳ ທີ່ ກຳ ນົດເອງ (ISAs). David A Patterson, Google ແລະມະຫາວິທະຍາໄລ California, ຈະ ນຳ ສະ ເໜີ ‘ຍຸກສະ ໄໝ ໃໝ່ ສຳ ລັບສະຖາປັດຕະຍະ ກຳ ຄອມພິວເຕີ: ເຄື່ອງເລັ່ງສະເພາະຂອງໂດເມນແລະ Open RISC-V’.
ພື້ນທີ່ ໃໝ່ ໃນປີນີ້ທີ່ DAC ແມ່ນ Design Infrastructure Alley. ການລິເລີ່ມໂດຍ ESD ພັນທະມິດແລະສະມາຄົມ ສຳ ລັບຜູ້ຊ່ຽວຊານດ້ານຄອມພິວເຕີ້ທີ່ມີປະສິດຕິພາບສູງແມ່ນພື້ນທີ່ທີ່ອຸທິດໃຫ້ແກ່ພື້ນຖານໂຄງລ່າງ IT ສຳ ລັບການອອກແບບລະບົບເອເລັກໂຕຣນິກແລະສ່ວນປະກອບ. ພ້ອມທັງຄວາມຕ້ອງການດ້ານຄອມພິວເຕີ້ແລະການເກັບຮັກສາ ສຳ ລັບການອອກແບບແລະຄຸ້ມຄອງການ ນຳ ໃຊ້ເມຄ, ມີໂຮງລະຄອນວາງສະແດງຮູບແບບ Design-on-the-Cloud ທີ່ສົນທະນາກ່ຽວກັບການຄຸ້ມຄອງໃບອະນຸຍາດ, ຄອມພິວເຕີ້ຕາຂ່າຍໄຟຟ້າແລະຄວາມປອດໄພຂໍ້ມູນ.