Moscone Sant, San Francisco, pral òganize DAC 25-28 jen
OneSpin Solutions ak Austemper Design Systems ap tou de mete aksan sou zouti pou verifikasyon sekirite fonksyonèl. Austemper pral konsantre sou devlopman sistèm misyon-kritik, ak suite a zouti KaleidoScope ki sipòte konsepsyon analòg pou konkouran, pwopagasyon fòt melanje-siyal. Suite nan zouti otomatik ki gen analiz sekirite, sentèz ak verifikasyon kapasite pou aplikasyon pou sètifikasyon-oryante. Li se itilize pou gwo echèl desen otomobil nan ADAS ak kondwi otonòm. Simulation fay konkouran an gen ladan similasyon ISO 26262 rekòmande pou konfòme li avèk kondisyon ASIL yo.
Konpayi an dènyèman patenarya ak OneSpin Solutions yo adopte yon metodoloji zouti-sipòte pou aplikasyon pou sekirite fonksyonèl, konbine yon konsepsyon ak koule verifikasyon, ki pral demontre nan izolwa a OneSpin. Mekanis sekirite pyès ki nan konpitè yo antre nan desen chip ak zouti OneSpin Solutions 'fòmèlman verifye lojik sekirite pyès ki nan konpitè. Ekivalans tcheke asire ke lojik la sekirite eleman pa afekte fonksyonalite regilye ak analiz deteksyon fòt verifye ke mekanis sekirite fè byen nan evènman an nan erè o aza.
OneSpin pwomouvwa tou twous Kalifikasyon Zouti li yo, apre verifikasyon pa TÜV SÜD nan pwosesis devlopman zouti li yo. Twous inisyal la disponib pou 360 EC-FPGA EDA zouti konpayi an, yon chèk ekivalans otomatik sekans ki anpeche koule konsepsyon FPGA entwodwi erè aplikasyon yo. Twous la sètifye nan ISO 26262, IEC 61508 ak EN 50128.
FPGA Sur
Toujou ak konsepsyon FPGA, Plunify te kolabore avèk Xilinx pou ofri suite konsepsyon Vivado nan nwaj la, atravè platfòm Cloud Plunify la. Konsèpteur peye tankou ti kòm 50c yo konpile yon pwojè Vivado sou nwaj la Sèvis entènèt Amazon (AWS), ki gen ladan lisans.
Konpayi an pral demontre tou amelyorasyon nan lojisyèl fèmen tan li yo pou optimize distribisyon FPGA nan nwaj la (Figi 1). Metodoloji Optimizasyon InTime ka amelyore frekans revèy pa 20 a 80% ak satisfè kondisyon distribisyon nan jou, olye ke semèn atravè aprantisaj machin. Lojisyèl la tou akselere fèmti distribisyon ak optimize ak jwenn aksè atravè nwaj la.
Ankouraje teknoloji eFPGA, Achronix Semiconductor ap kolabore ak CAST espesyalis IP pou ogmante debi epi fè ekonomi nan depo memwa.
De ekspozan yo pral eksplike kijan IP konpresyon lossless CAST la te pote nan dosye Achronix FPGA pou itilize nan sant done ak aplikasyon pou transfè mobil kwen done. Aplikasyon pyès ki nan konpitè nan estanda konpresyon an pèdi pou deflate, GZIP ak ZLIB, se konpatib ak aplikasyon lojisyèl yo itilize pou konpresyon oswa dekonpresyon bay jiska 100Gbit / s debi ak konpresyon ki ba ak latansi ki ba, makonnen ak Speedcore eFPGA teknoloji pou avanse pou pi ak magazen gwo done nan yon konsomasyon pouvwa ki ba.
CAST te pote IP li yo nan FPGAs Achronix la
Efikasite enèji
Pale de jesyon pouvwa, yon lòt ekspozan, Baum, idantifye efikasite enèji kòm zòn ki pi anba-devlope nan konsepsyon chip. Se analiz otomatik li yo ak zouti modèl ki fèt pou otomobil, Io, mobil, rezo ak pwojè sèvè. PowerBaum 2.0 (Figi 3) sipòte pouvwa dinamik ak estatik, pran nan deskripsyon RTL ak netlist, epi ajoute sipò pou analiz pouvwa ak imitasyon pyès ki nan konpitè. Sa a, di konpayi an, pèmèt enjenyè yo ranje pinèz pouvwa nan senaryo lojisyèl reyalis. Zouti a tou sipòte analiz ak tanperati abitrè ki fè yo espesifye nan konsèpteur, evalye efè tanperati sou konsomasyon pouvwa yon konsepsyon an.
Nan DAC, konpayi an ap entwodwi tou PowerWurzel, yon pòtay nivo analiz pouvwa motè yo dwe entegre ak PowerBaum pou modèl pouvwa.
Figi 3 zouti Baum yo analize efikasite enèji
Nwaj ki baze sou SoC konsepsyon ak verifikasyon zouti pou IC konsepsyon soti nan Metrics gen ladan similatè a Cloud ak Manadjè Verifikasyon, ki fèt nan jere kondisyon simulation ak resous, ajiste yo monte oswa desann chak minit. Konpayi a reklamasyon ke Google Cloud pèmèt san limit UVM-konfòme SystemVerilog kapasite simulation ak natif natal, ki baze sou wèb jesyon verifikasyon pou pi vit fwa retou annaryè, redwi kòf kòd kòf ak pwoteksyon kòd previzib.
Akote ekspozan, evènman an gen tout pouvwa a sesyon teknik ak yon pwogram nan moderatè adrese zòn aktualite. Ane sa a, pou egzanp, Cadence pral òganize yon leson patikilye sou 'Sekirite Fonksyonèl ak fyab pou aplikasyon pou otomobil', ak yon sèl sou aprantisaj machin ('Aprantisaj machin pran pèfòmans rekonesans lapawòl nan nivo kap vini an'). Yon moderatè pa Anna-Katrina Shedletsky, enstrimantal, nan Lendi 25 jen, pral konsantre sou 'Otomatik entèlijans: aprantisaj machin ak lavni nan Faktori'. Sèvi ak ML ak AI pou robotik sosyalman ki ede (SAR) se eksplore nan moderatè Jedi a pa Maja Matarić, University of Sid Kalifòni ki moun ki pral prezante 'Otomatik vs Ogmantasyon: Robotok Sosyalman Ede ak lavni nan travay'.
Yon lòt moderatè defann RISC-V kòm yon mwayen pou libere achitèk soti nan enstitisyon propriétaires mete achitekti (ISAs). David A Patterson, Google ak Inivèsite Kalifòni, ap prezante 'Yon nouvo laj lò pou Achitekti Odinatè: Domèn akseleratè espesifik ak Open RISC-V'.
Yon nouvo zòn ane sa a nan DAC se Alley nan enfrastrikti Design. Inisyativ la pa Alliance lan ESD ak Asosyasyon pou pèfòmans-wo Computing Pwofesyonèl se yon zòn dedye a enfrastrikti nan IT pou desen an nan sistèm elektwonik ak konpozan. Osi byen ke informatique ak depo kondisyon pou konsepsyon ak jere pou sèvi ak nwaj la, gen yon dedye Design-on-the-Cloud Pavilion teyat diskite sou jesyon lisans, kadriyaj enfòmatik ak done sekirite.