Moscone Center, San Francisco, empfänkt DAC 25-28 Juni
OneSpin Solutions an Austemper Design Systems wäerte béid Tools fir funktionell Sécherheetsverifikatioun markéieren. Austemper wäert sech op missiounskritesch Systementwécklung konzentréieren, mat der KaleidoScope Tool Suite déi en analogen Design ënnerstëtzt fir gläichzäiteg, vermësste Signal Feeler Ausbreedung. Déi automatiséiert Tool Suite huet Sécherheetsanalyse, Synthese a Verifikatiounsméiglechkeete fir zertifizéierungsorientéiert Uwendungen. Et gëtt fir grouss Skala Autosdesignen an ADAS an autonomen Fuerer benotzt. Déi gläichzäiteg Feeler Simulatioun enthält Simulatioune recommandéiert vun ISO 26262 fir den ASIL Ufuerderungen ze respektéieren.
D'Firma ass viru kuerzem mat OneSpin Solutions zesummegeschafft fir eng tool-support Methodologie fir funktionell Sécherheetsapplikatiounen unzehuelen, a kombinéiert en Design a Verifikatiounsfloss, deen am OneSpin Stand demonstréiert gëtt. Hardwaressécherheetsmechanismen ginn an Chipdesigner agefouert an d'Tools vun OneSpin Solutions verifizéieren d'Hardwaressécherheetslogik formell. Gläichgewiichtkontroll garantéiert datt déi agefouert Sécherheetslogik keng regulär Funktionalitéit beaflosst an d'Feeldetektioun Analyse verifizéiert datt Sécherheetsmechanismen anstänneg am Fall vun zoufällege Feeler optrieden.
OneSpin promovéiert och säin Tool Qualification Kit, no der Verifikatioun vum TÜV SÜD vu sengen Entwécklungsprozeduren. Den initialen Kit ass verfügbar fir den 360 EC-FPGA EDA-Tool vun der Firma, en automateschen sequentiellen Äquivalenzcheck dee verhënnert datt FPGA Designstréimunge Implementéierungsfeeler aféieren. De Kit ass zertifizéiert no ISO 26262, IEC 61508 an EN 50128.
FPGA Abléck
Still mat FPGA Design huet Plunify mat Xilinx zesummegeschafft fir d'Vivado Design Suite an der Wollek ze bidden, iwwer d'Plunify Cloud Plattform. Designers bezuele sou wéineg wéi 50c fir e Vivado Projet op der Amazon Web Services (AWS) Wollek ze kompiléieren, inklusiv Lizenzen.
D'Firma weist och Verbesserunge vu senger InTime Timing Closing Software fir de FPGA Timing an der Wollek ze optimiséieren (Figure 1). InTime Optimisatiounsmethodologie kann d'Auerfrequenz vun 20 bis 80% verbesseren an den Timingfuerderungen an Deeg erfëllen, anstatt Wochen iwwer Maschinn léieren. D'Software beschleunegt och Timing Zoumaache an Optimiséierung a gëtt iwwer d'Wollek zougeruff.
Promotioun vun eFPGA Technologie, Achronix Semiconductor kooperéiert mam IP Spezialist CAST fir den Durchgang ze erhéijen an Erspuernisser am Memory Speicher ze maachen.
Déi zwee Aussteller erkläre wéi d'Casts verluerlos Kompressioun IP an den Achronix FPGA Portfolio portéiert gouf fir se am Rechenzentrum a mobil Rand Datenübertragungsapplikatiounen ze benotzen. D'Hardware-Implementatioun vum verléierenlosen Kompressiounsstandard fir Deflate, GZIP an ZLIB, ass kompatibel mat Softwareimplementatiounen, déi fir Kompressioun oder Dekompression benotzt ginn, fir bis zu 100Gbit / s Duerchsatz mat gerénger Kompressioun a gerénger Latenz ze bidden, gekoppelt mat Speedcore eFPGA Technologie fir grouss ze bewegen an ze späicheren Daten bei engem nidderegen Energieverbrauch.
CAST huet seng IP op Achronix's FPGAs portéiert
Energieeffizienz
Apropos Stroummanagement, en aneren Aussteller, Baum, identifizéiert d'Energieeffizienz als dat meescht ënnerentwéckelt Gebitt am Chip Design. Säin automatiséierte Stroumanalys a Modelléierungsinstrument ass fir Automotive, IoT, Handy, Vernetzung a Serverprojekter entwéckelt. PowerBaum 2.0 (Figure 3) ënnerstëtzt dynamesch a statesch Kraaft, hëlt RTL- an Netlistbeschreiwungen an, a füügt Ënnerstëtzung fir Energieanalyse mat Hardwareemulatioun bäi. Dëst, seet d'Firma, erlaabt Ingenieuren Power Bugs a realistesche Software Szenarien ze fixéieren. De Tool ënnerstëtzt och Analyse mat arbiträren Temperaturen déi vun Designer spezifizéiert ginn, fir d'Effekter vun der Temperatur op de Stroumverbrauch vun engem Design ze bewäerten.
Bei DAC wäert d'Firma och PowerWurzel aféieren, e Gate Level Power Analysemotor fir mat PowerBaum integréiert ze ginn fir Stroummodellerung.
Figure 3 Baums Tools analyséieren d'Energieeffizienz
Cloud-baséiert SoC Design- a Verifikatiounsinstrumenter fir IC Design vu Metriken enthalen de Cloud Simulator an de Verifikatiounsmanager, entwéckelt fir Simulatiounsufuerderungen a Ressourcen ze managen, all Minutt up oder down ze upassen. D'Firma behaapt datt Google Cloud onlimitéiert UVM-konform SystemVerilog Simulatiounskapazitéit erméiglecht a gebierteg, webbaséiert Verifikatiounsmanagement fir méi séier Réckgangszäiten, reduzéiert Trunkcode Feeler a viraussiichtlech Code Coverage.
Niewent Aussteller ass d'Evenement technesch Sessiounen an e Programm vu Schlësselen déi aktuell Beräicher adresséieren. Dëst Joer gëtt zum Beispill Cadence en Tutorial iwwer 'Funktionell Sécherheet a Reliabilitéit fir Automotive Applikatiounen', an een iwwer Maschinn léieren ('Machine Learning Takes Speech Recognition Performance to the Next Level'). Eng Keynote vum Anna-Katrina Shedletsky, Instrumental, e Méindeg 25. Juni, wäert sech op 'Automatiséieren Intelligenz: Maschinn léieren an d'Zukunft vun der Fabrikatioun' konzentréieren. D'Benotzung vu ML an AI fir sozial Hëllef Robotik (SAR) gëtt an der Keynote vum Donneschdeg vun der Maja Matarić, der Universitéit vu Südkalifornien exploréiert, déi 'Automation vs Augmentation: Social Assistive Robotocs and the Future of Work' presentéieren.
Eng aner Keynote plädéiert fir RISC-V als Mëttel fir Architekten aus propriétaire Instruktiouns-Architekturen (ISAen) ze befreien. Den David A Patterson, Google an d'Universitéit vu Kalifornien, wäert 'A New Golden Age for Computer Architecture: Domain Specific Accelerators and Open RISC-V' presentéieren.
En neit Gebitt dëst Joer bei DAC ass d'Design Infrastructure Alley. D'Initiativ vun der ESD Alliance an der Associatioun fir High-Performance Computing Professionals ass e Gebitt gewidmet fir d'IT Infrastruktur fir den Design vun elektronesche Systemer a Komponenten. Wéi och Rechen- a Späicherufuerderunge fir Design a Gestioun vun der Benotzung vun der Wollek gëtt et en dedizéierten Design-on-the-Cloud Pavillon Theater deen iwwer Lizenzmanagement, Gitter Computing an Datensécherheet diskutéiert.