Moscone Center, San Francisco, bit će domaćin DAC-a od 25. do 28. lipnja
OneSpin Solutions i Austemper Design Systems istaknut će alate za provjeru funkcionalne sigurnosti. Austemper će se usredotočiti na kritični razvoj sustava, s paketom alata KaleidoScope koji podržava analogni dizajn za istovremeno širenje smetnji s miješanim signalima. Automatizirani paket alata ima mogućnosti sigurnosne analize, sinteze i provjere za aplikacije orijentirane na certificiranje. Koristi se za velike automobilske dizajne u ADAS-u i za autonomnu vožnju. Simultana simulacija kvara uključuje simulacije preporučene prema ISO 26262 kako bi se udovoljilo zahtjevima ASIL-a.
Tvrtka se nedavno udružila s tvrtkom OneSpin Solutions kako bi usvojila metodologiju funkcionalnih sigurnosnih aplikacija podržanih alatima, kombinirajući tijek dizajna i provjere, što će biti prikazano na štandu OneSpin. Mehanizmi hardverske sigurnosti umetnuti su u dizajn čipova, a alati OneSpin Solutions formalno potvrđuju sigurnosnu logiku hardvera. Provjera ekvivalencije osigurava da umetnuta sigurnosna logika ne utječe na redovnu funkcionalnost, a analiza otkrivanja kvarova provjerava ispravnost sigurnosnih mehanizama u slučaju slučajnih pogrešaka.
OneSpin također promovira svoj komplet za kvalificiranje alata, nakon što TÜV SÜD provjeri svoje postupke razvoja alata. Početni komplet dostupan je za tvrtkin 360-ECP-FPGA EDA alat, automatsku sekvencijalnu provjeru ekvivalencije koja sprječava tokove dizajna FPGA da uvode pogreške u implementaciji. Komplet je certificiran prema ISO 26262, IEC 61508 i EN 50128.
Uvidi o FPGA-i
Još uvijek s FPGA dizajnom, Plunify je surađivao s Xilinxom kako bi ponudio paket dizajna Vivado u oblaku, putem platforme Plunify Cloud. Dizajneri plaćaju samo 50 c za sastavljanje projekta Vivado na oblaku Amazon Web Services (AWS), uključujući licence.
Tvrtka će također demonstrirati poboljšanja svog InTime softvera za zatvaranje vremena za optimizaciju FPGA vremena u oblaku (slika 1). Metodologija optimizacije InTime može poboljšati frekvenciju takta za 20 do 80% i ispuniti vremenske zahtjeve u danima, a ne u tjednima putem strojnog učenja. Softver također ubrzava zatvaranje i optimizaciju vremena te mu se pristupa putem oblaka.
Promovirajući eFPGA tehnologiju, Achronix Semiconductor surađuje s IP stručnjakom CAST kako bi povećao protok i uštedio u memoriji.
Dvoje izlagača objasnit će kako je CAST-ov IP kompresije bez gubitaka prebačen u portfelj Achronix FPGA za upotrebu u podatkovnim centrima i aplikacijama za prijenos mobilnih podataka. Hardverska implementacija kompresijskog standarda bez gubitaka za Deflate, GZIP i ZLIB kompatibilna je sa softverskim implementacijama koje se koriste za kompresiju ili dekompresiju kako bi se osigurala propusnost do 100 Gbit / s uz malu kompresiju i malu kašnjenje, zajedno s tehnologijom Speedcore eFPGA za kretanje i pohranu velikih podaci pri maloj potrošnji energije.
CAST je svoj IP prenio na Achronixove FPGA-e
Energetska učinkovitost
Govoreći o upravljanju energijom, drugi izlagač, Baum, identificira energetsku učinkovitost kao najnerazvijenije područje u dizajnu čipova. Njegov automatski alat za analizu i modeliranje snage dizajniran je za automobilske, IoT, mobilne, mrežne i poslužiteljske projekte. PowerBaum 2.0 (slika 3) podržava dinamičko i statičko napajanje, uzimajući opise RTL-a i popisa mreža, i dodaje podršku za analizu snage s hardverskom emulacijom. To, kaže tvrtka, omogućuje inženjerima da isprave pogreške u napajanju u realnim softverskim scenarijima. Alat također podržava analizu s proizvoljnim temperaturama koje određuju dizajneri kako bi se procijenili učinci temperature na potrošnju energije dizajna.
Na DAC-u će tvrtka također predstaviti PowerWurzel, motor za analizu snage na razini vrata koji će se integrirati s PowerBaumom za modeliranje snage.
Slika 3 Baumovi alati analiziraju energetsku učinkovitost
Alati za dizajn i provjeru SoC-a zasnovani na oblaku za IC dizajn tvrtke Metrics uključuju Cloud Simulator i Verification Manager, dizajnirani za upravljanje zahtjevima i resursima simulacije, prilagođavajući ih prema gore ili dolje svake minute. Tvrtka tvrdi da Google Cloud omogućuje neograničeni kapacitet simulacije SystemVerilog koji je u skladu s UVM-om i matično, web-upravljanje provjerom radi bržeg vremena regresije, smanjenih pogrešaka u glavnom kodu i predvidljivog pokrivanja koda.
Osim izlagača, na priredbi se održavaju tehničke sesije i program glavnih točaka koji obrađuju aktualna područja. Primjerice, ove će godine Cadence biti domaćin vodiča o ‘Funkcionalnoj sigurnosti i pouzdanosti za primjenu u automobilima’, te jednog o strojnom učenju (‘Strojno učenje podiže izvedbu prepoznavanja govora na sljedeću razinu’). Uvodna riječ Anna-Katrine Shedletsky, Instrumental, u ponedjeljak, 25. lipnja, usredotočit će se na „Automation Intelligence: Machine Learning and Future of Manufacturing“. Korištenje ML-a i AI-a za socijalno-pomoćnu robotiku (SAR) u glavnoj je riječi od četvrtka istražila Maja Matarić sa Sveučilišta u Južnoj Kaliforniji koja će predstaviti 'Automatizacija vs povećanje: Socijalno pomoćni roboti i budućnost rada'.
Još jedan glavni govornik zagovara RISC-V kao sredstvo za oslobađanje arhitekata od zaštićenih arhitektura skupova uputa (ISA). David A Patterson, Google i Sveučilište u Kaliforniji, predstavit će 'Novo zlatno doba za računalnu arhitekturu: akceleratori specifični za domenu i otvoreni RISC-V'.
Novo područje ove godine na DAC-u je Aleja dizajnerske infrastrukture. Inicijativa ESD saveza i Udruge za profesionalce računarstva visokih performansi područje je posvećeno IT infrastrukturi za dizajn elektroničkih sustava i komponenata. Pored zahtjeva za računarstvom i pohranom za dizajn i upravljanje upotrebom oblaka, postoji i posvećeno kazalište Design-on-the-Cloud paviljona koje raspravlja o upravljanju licencama, računarskom računalu i sigurnosti podataka.