Moscone Center v San Franciscu bo od 25. do 28. junija gostil DAC
OneSpin Solutions in Austemper Design Systems bosta izpostavila orodja za preverjanje funkcionalne varnosti. Austemper se bo osredotočil na kritični razvoj sistema s paketom orodij KaleidoScope, ki podpira analogno zasnovo za sočasno razširjanje napak z mešanim signalom. Avtomatizirana zbirka orodij ima zmogljivosti za analizo, sintezo in preverjanje varnosti aplikacij, usmerjenih v certificiranje. Uporablja se za obsežne avtomobilske modele v ADAS in avtonomno vožnjo. Simultana simultana napaka vključuje simulacije, ki jih ISO 26262 priporoča za skladnost z zahtevami ASIL.
Podjetje je pred kratkim sodelovalo z OneSpin Solutions, da bi sprejelo metodo, ki je podprta z orodji za aplikacije funkcionalne varnosti, ki združuje tok načrtovanja in preverjanja, kar bo prikazano na stojnici OneSpin. Varnostni mehanizmi strojne opreme so vstavljeni v zasnove čipov, orodja OneSpin Solutions pa formalno potrjujejo varnostno logiko strojne opreme. Preverjanje enakovrednosti zagotavlja, da vstavljena varnostna logika ne vpliva na redno delovanje, analiza odkrivanja napak pa preverja, ali varnostni mehanizmi pravilno delujejo v primeru naključnih napak.
OneSpin prav tako promovira svoj komplet za kvalificiranje orodij, potem ko TÜV SÜD preveri svoje postopke razvoja orodij. Začetni komplet je na voljo za orodje EDA podjetja 360 EC-FPGA, samodejno zaporedno preverjanje enakovrednosti, ki preprečuje, da bi načrtovalni tokovi FPGA povzročali napake pri izvedbi. Komplet ima certifikat ISO 26262, IEC 61508 in EN 50128.
Vpogledi v FPGA
Plunify je še vedno z zasnovo FPGA prek platforme Plunify Cloud sodeloval z Xilinxom, da bi ponudil paket za oblikovanje Vivado v oblaku. Oblikovalci plačajo že 50 c za sestavljanje projekta Vivado v oblaku Amazon Web Services (AWS), vključno z licencami.
Podjetje bo predstavilo tudi izboljšave svoje programske opreme za zapiranje časa InTime za optimizacijo časovnega okvira FPGA v oblaku (slika 1). Metodologija optimizacije InTime lahko s pomočjo strojnega učenja izboljša urno frekvenco za 20 do 80% in izpolni zahteve glede časa v dnevih in ne v tednih. Programska oprema prav tako pospešuje časovno zapiranje in optimizacijo ter je dostopna prek oblaka.
Spodbuja tehnologijo eFPGA, Achronix Semiconductor sodeluje s strokovnjakom IP CAST za povečanje pretočnosti in prihranek pri pomnilniku.
Razstavljavca bosta razložila, kako je bil stisnjeni IP brez izgube CAST prenesen v portfelj Achronix FPGA za uporabo v podatkovnih središčih in aplikacijah za prenos mobilnih robov. Strojna izvedba stiskalnega standarda brez izgub za deflate, GZIP in ZLIB je združljiva s programskimi izvedbami, ki se uporabljajo za stiskanje ali dekompresijo, da zagotovijo do 100Gbit / s prepustnosti z nizko kompresijo in nizko zakasnitvijo, skupaj s tehnologijo Speedcore eFPGA za premikanje in shranjevanje velikih podatkov pri nizki porabi energije.
CAST je svoj IP prenesel na Achronixove FPGA
Energetska učinkovitost
Ko že govorimo o upravljanju z energijo, drugi razstavljavec, Baum, ugotavlja, da je energetska učinkovitost najbolj slabo razvito področje oblikovanja čipov. Njegovo avtomatizirano orodje za analizo in modeliranje moči je zasnovano za avtomobilske, IoT, mobilne, mrežne in strežniške projekte. PowerBaum 2.0 (slika 3) podpira dinamično in statično napajanje, pri čemer upošteva opise RTL in netlist ter dodaja podporo za analizo moči s strojno emulacijo. To, pravi podjetje, inženirjem omogoča, da odpravijo napake v realnih programskih scenarijih. Orodje podpira tudi analizo s poljubnimi temperaturami, ki jih določijo oblikovalci, da se oceni vpliv temperature na porabo energije zasnove.
Na DAC bo podjetje predstavilo tudi PowerWurzel, motor za analizo moči na ravni vrat, ki bo integriran z PowerBaum za modeliranje moči.
Slika 3 Baumova orodja analizirajo energetsko učinkovitost
Orodja za načrtovanje in preverjanje SoC v oblaku za načrtovanje IC podjetja Metrics vključujejo Cloud Simulator in Verification Manager, namenjena upravljanju zahtev in virov za simulacijo ter prilagajanju gor ali dol vsako minuto. Družba trdi, da Google Cloud omogoča neomejeno zmogljivost simulacije SystemVerilog, ki je skladna z UVM, in izvorno spletno upravljanje preverjanja za hitrejše regresijske čase, manjše napake v glavni kodi in predvidljivo pokritost kode.
Poleg razstavljavcev na prireditvi potekajo tehnične seje in program glavnih besed, ki obravnavajo aktualna področja. Letos bo na primer Cadence gostil vadnico o „Funkcionalni varnosti in zanesljivosti za avtomobilske aplikacije“ in eno o strojnem učenju („Strojno učenje dvigne zmogljivost prepoznavanja govora na naslednjo stopnjo“). Osrednja beseda Anna-Katrine Shedletsky, Instrumental, v ponedeljek, 25. junija, se bo osredotočila na "Automation Intelligence: Machine Learning and the Future of Manufacturing". Uporabo ML in AI za socialno podporno robotiko (SAR) v četrtkovem osrednjem besedilu raziskuje Maja Matarić, Univerza v Južni Kaliforniji, ki bo predstavila "Avtomatizacija vs povečanje: socialno podporni roboti in prihodnost dela".
Drug osrednji govornik zagovarja RISC-V kot sredstvo za osvoboditev arhitektov lastniških arhitektur nabora navodil (ISA). David A Patterson, Google in Kalifornijska univerza, bo predstavil "Novo zlato dobo za računalniško arhitekturo: pospeševalniki domen in odprti RISC-V".
Novo področje letos na DAC je Aleja oblikovalske infrastrukture. Pobuda ESD Alliance in Združenja za visoko zmogljive računalniške strokovnjake je področje, namenjeno informacijski infrastrukturi za oblikovanje elektronskih sistemov in komponent. Poleg zahtev glede računalništva in shranjevanja za načrtovanje in upravljanje uporabe oblaka obstaja tudi namensko gledališče Pavilion Design-on-the-Cloud, ki razpravlja o upravljanju licenc, računalniškem omrežju in varnosti podatkov.