ڈی اے سی مارکیٹوں میں اے آئی اور ایم ایل کے کردار کی کھوج کرتا ہے

ماسکوون سنٹر ، سان فرانسسکو ، 25-28 جون کو ڈی اے سی کی میزبانی کرے گا

ون اسپن سلوشنز اور آسٹیمپر ڈیزائن سسٹم دونوں کام کی حفاظت کی تصدیق کے ل tools ٹولز کو اجاگر کریں گے۔ آسٹیمپر مشن کے اہم نظام کی ترقی پر توجہ مرکوز کرے گا ، کالیڈو اسکوپ ٹول سوٹ کے ساتھ جو ہم آہنگی ، مخلوط سگنل غلطی کی تشہیر کے لئے ینالاگ ڈیزائن کی حمایت کرتا ہے۔ خودکار ٹول سویٹ میں سرٹیفیکیشن پر مبنی ایپلی کیشنز کے لئے حفاظتی تجزیہ ، ترکیب اور توثیق کی صلاحیتیں ہیں۔ یہ ADAS اور خود مختار ڈرائیونگ میں بڑے پیمانے پر آٹوموٹو ڈیزائن کے لئے استعمال کیا جاتا ہے۔ سمورتی غلطی تخروپن میں ASIL کی ضروریات کو پورا کرنے کے لئے آئی ایس او 26262 کی طرف سے تجویز کردہ نقائص شامل ہیں۔

اس کمپنی نے حال ہی میں ون اسپن سلوشنز کے ساتھ مشترکہ طور پر فعال حفاظتی ایپلی کیشنز کے لئے ایک آلے سے تعاون یافتہ طریقہ کار کو اپنایا ، جس میں ایک ڈیزائن اور تصدیق کی روانی کو ملایا گیا ، جس کا مظاہرہ ون اسپن بوتھ پر کیا جائے گا۔ ہارڈ ویئر سیفٹی میکانزم کو چپ ڈیزائنوں اور ون اسپن سلوشنز ٹولز میں داخل کیا جاتا ہے جس سے ہارڈ ویئر سیفٹی منطق کی باضابطہ تصدیق ہوجاتی ہے۔ مساوات کی جانچ پڑتال یقینی بناتی ہے کہ داخل کی گئی حفاظت کی منطق باقاعدگی سے فعالیت کو متاثر نہیں کرتی ہے اور غلطی کی نشاندہی کرنے والا تجزیہ اس بات کی تصدیق کرتا ہے کہ تصادفی غلطیوں کی صورت میں حفاظتی میکانزم مناسب کارکردگی کا مظاہرہ کرتے ہیں۔

ون اسپن اپنے ٹول کوالیفیکیشن کٹ کو بھی فروغ دے رہا ہے ، جس کے بعد اس کے آلے کی نشوونما کے عمل کی TÜV SÜD کی توثیق ہوتی ہے۔ ابتدائی کٹ کمپنی کے 360 EC-FPGA EDA ٹول کے لئے دستیاب ہے ، جو ایک خود کار طریقے سے ترتیب والا مساوات چیک ہے جو ایف پی جی اے ڈیزائن کے بہاؤ کو نفاذ کی غلطیوں کو متعارف کرانے سے روکتا ہے۔ کٹ آئی ایس او 26262 ، آئی ای سی 61508 اور این 50128 کو تصدیق شدہ ہے۔

ایف پی جی اے بصیرت

پھر بھی ایف پی جی اے ڈیزائن کے ساتھ ، پلونیف نے زلینیکس کے ساتھ مل کر پلونیف کلاؤڈ پلیٹ فارم کے ذریعہ ، بادل میں ویواڈو ڈیزائن سویٹ کی پیش کش کی ہے۔ ایمیزون ویب سروسز (AWS) کلاؤڈ پر وایوڈو پروجیکٹ مرتب کرنے کے لئے ڈیزائنرز 50c سے کم رقم دیتے ہیں ، جس میں لائسنس بھی شامل ہیں۔

کمپنی بادل میں ایف پی جی اے کے وقت کو بہتر بنانے کے ل company اپنے ٹائم ٹائمنگ بندش سافٹ ویئر میں اضافہ کا بھی مظاہرہ کرے گی (شکل 1)۔ ان ٹائم آپٹیمائزیشن طریقہ کار گھڑی کی تعدد کو 20 سے 80٪ تک بہتر بنا سکتا ہے اور مشین سیکھنے کے ذریعہ ہفتوں کی بجائے دنوں میں وقت کی ضروریات کو پورا کرسکتا ہے۔ سافٹ ویئر وقت بند ہونے اور اصلاح کو بھی تیز کرتا ہے اور بادل کے ذریعے اس تک رسائی حاصل کی جاتی ہے۔

ای ایف پی جی اے ٹکنالوجی کو فروغ دینا ، اچرونکس سیمیکمڈکٹر آئی پی ماہر CAST کے ساتھ مل کر تھراپٹ بڑھانے اور میموری اسٹوریج میں بچت کرنے کے لئے تعاون کر رہا ہے۔

یہ دونوں نمائش کنندگان بتائیں گے کہ کس طرح CAST کا لاپرواس کمپریشن IP ڈیٹا سینٹر اور موبائل ایج ڈیٹا ٹرانسفر ایپلی کیشنز میں استعمال کرنے کے لئے اچرونکس FPGA پورٹ فولیو میں پورٹ کیا گیا ہے۔ ڈیفلیٹ ، جی زیڈ آئی پی اور زیڈ ایل آئی بی کے لئے لاسلج کمپریشن معیار کا ہارڈویئر نفاذ ، کمپریشن یا ڈیکمپریشن کے لئے استعمال ہونے والے سوفٹویئر نفاذ کے ساتھ مطابقت رکھتا ہے جس میں کم کمپریشن اور کم تاخیر کے ساتھ 100Gbit / s تک کا ان پٹ فراہم کیا جاسکتا ہے ، جس میں اسپیڈکور ای ایف پی جی اے ٹکنالوجی کے ساتھ مل کر بڑی حرکت پذیر اور اسٹوریج کی جاسکتی ہے۔ ایک کم بجلی کی کھپت پر اعداد و شمار.

CAST نے اپنا IP اچرونکس کے FPGAs پر ڈال دیا ہے

توانائی کی کارکردگی

پاور مینجمنٹ کی بات کرتے ہوئے ، ایک اور نمائشی ، بوم ، توانائی کی کارکردگی کو چپ ڈیزائن میں سب سے کم ترقی یافتہ ایریا کے طور پر شناخت کرتا ہے۔ اس کا خودکار طاقت تجزیہ اور ماڈلنگ ٹول آٹوموٹو ، IOT ، موبائل ، نیٹ ورکنگ اور سرور پروجیکٹس کے لئے ڈیزائن کیا گیا ہے۔ پاور بوئم 2.0 (شکل 3) متحرک اور جامد طاقت کی حمایت کرتا ہے ، RTL اور نیٹ لسٹ کی تفصیل لے کر ، اور ہارڈ ویئر ایمولیشن کے ساتھ طاقت کے تجزیے کے لئے معاونت کا اضافہ کرتا ہے۔ کمپنی کا کہنا ہے کہ یہ ، انجینئرز کو حقیقت میں سافٹ ویئر کے منظرناموں میں پاور کیڑے ٹھیک کرنے کی اجازت دیتا ہے۔ اس آلے میں من مانی درجہ حرارت کے ساتھ تجزیہ کی بھی حمایت کی جاتی ہے جو ڈیزائنرز کے ذریعہ بیان کردہ ہوتی ہیں ، تاکہ کسی ڈیزائن کی بجلی کی کھپت پر درجہ حرارت کے اثرات کا اندازہ لگاسکیں۔

ڈی اے سی میں ، کمپنی پاور وورزیل کو بھی متعارف کروائے گی ، جو گیٹ لیول پاور انیلیسیس انجن کو پاور ماڈل کے ساتھ مربوط کیا جائے گا۔

شکل 3 بوم کے اوزار توانائی کی کارکردگی کا تجزیہ کرتے ہیں

میٹرکس سے آئی سی ڈیزائن کے لئے کلاؤڈ پر مبنی ایس او سی ڈیزائن اور توثیق کے اوزار میں کلاؤڈ سمیلیٹر اور تصدیقی مینیجر شامل ہیں ، جو تخروپن کی ضروریات اور وسائل کو منظم کرنے کے لئے ڈیزائن کیا گیا ہے ، ہر منٹ میں ان کو ایڈجسٹ کرتا ہے۔ کمپنی کا دعوی ہے کہ گوگل کلاؤڈ تیزی سے ریگریشن کے اوقات ، ٹرنک کوڈ کی غلطیوں میں کمی اور پیش قیاسی کوڈ کی کوریج کے ل un لامحدود یو وی ایم کے مطابق سسٹم وریلوگ تخروپن صلاحیت اور مقامی ، ویب پر مبنی توثیق کے انتظام کو قابل بناتا ہے۔

ایک طرف نمائش کنندگان کے علاوہ ، ایونٹ میں تکنیکی سیشنز اور کلیدی نوٹ کے پروگرام کی میزبانی کی گئی ہے جو موضوعاتی علاقوں سے خطاب کرتے ہیں۔ اس سال ، مثال کے طور پر ، کیڈینس ’فنکشنل سیفٹی اینڈ ٹرسیبلٹی برائے آٹوموٹو ایپلی کیشنز‘ ، اور مشینی سیکھنے سے متعلق ایک ٹیوٹوریل کی میزبانی کرے گی۔ پیر 25 جون کو انو-کترینہ شیڈلیسکی ، ساز کے اہم نکات ، ’خودکار ذہانت: مشین لرننگ اور مینوفیکچرنگ کا مستقبل‘ پر توجہ مرکوز کریں گے۔ سماجی طور پر معاون روبوٹکس (ایس اے آر) کے لئے ایم ایل اور اے کا استعمال جمعرات کے کلیدی نوٹ میں ماجد ماریاری ، یونیورسٹی آف جنوبی کیلیفورنیا میں دریافت کیا گیا ہے جو ’آٹومیشن بمقابلہ اشنمنٹشن: سماجی طور پر معاون روبوٹکس اور مستقبل کا مستقبل‘ پیش کرے گا۔

ایک اور کلیدی مضمون آر آئی ایس سی - وی کی حمایت کرتا ہے تاکہ آرکیٹیکٹس کو ملکیتی انسٹرکشن سیٹ آرکیٹیکچر (آئی ایس اے) سے آزاد کیا جا سکے۔ ڈیوڈ اے پیٹرسن ، گوگل اور یونیورسٹی آف کیلیفورنیا ، ’’ کمپیوٹر آرکیٹیکچر کے لئے ایک نیا گولڈن ایج: ڈومین اسپیشکل ایکسیلیریٹرز اور اوپن RISC-V ‘‘ پیش کریں گے۔

ڈی اے سی میں اس سال ایک نیا علاقہ ڈیزائن انفراسٹرکچر ایلی ہے۔ ای ایس ڈی الائنس اور ایسوسی ایشن برائے اعلی کارکردگی کمپیوٹنگ پروفیشنلز کا اقدام ایک ایسا علاقہ ہے جو الیکٹرانک سسٹم اور اجزاء کے ڈیزائن کے لئے آئی ٹی بنیادی ڈھانچے کے لئے وقف ہے۔ کلاؤڈ کے ڈیزائن اور انتظام کے استعمال کے ل comp کمپیوٹنگ اور اسٹوریج کی ضروریات کے ساتھ ساتھ ، لائسنس مینجمنٹ ، گرڈ کمپیوٹنگ اور ڈیٹا سیکیورٹی پر تبادلہ خیال کرنے کے لئے ایک سرشار ڈیزائن-آن-کلاؤڈ پویلین تھیٹر موجود ہے۔