Moscone Center, San Francisco, bied DAC 25-28 Junie aan
OneSpin Solutions en Austemper Design Systems sal gereedskap vir funksionele veiligheidsverifiëring uitlig. Austemper sal fokus op missie-kritieke stelselontwikkeling, met die KaleidoScope-gereedskapstel wat analoog ontwerp ondersteun vir gelyktydige voortplanting van gemengde sein. Die outomatiese gereedskapstel het veiligheidsanalise, sintese en verifikasie vir sertifiseringsgerigte toepassings. Dit word gebruik vir grootskaalse motorontwerpe in ADAS en outonome bestuur. Die gelyktydige foutsimulasie bevat simulasies wat deur ISO 26262 aanbeveel word om aan ASIL-vereistes te voldoen.
Die maatskappy het onlangs 'n vennootskap met OneSpin Solutions gedoen om 'n instrumente-ondersteunde metodologie vir funksionele veiligheidstoepassings aan te neem, wat 'n ontwerp- en verifikasievloei kombineer, wat op die OneSpin-stand getoon sal word. Hardeware veiligheidsmeganismes word in skyfontwerpe ingevoeg en OneSpin Solutions se gereedskap bevestig die hardewareveiligheidslogika formeel. Ekwivalensie-kontrole verseker dat die ingevoegde veiligheidslogika nie die gereelde funksionaliteit beïnvloed nie en die ontleding van foutopsporing bevestig dat veiligheidsmeganismes na willekeurige foute behoorlik presteer.
OneSpin bevorder ook sy gereedskapskwalifikasiepakket, na verifiëring deur TÜV SÜD van die ontwikkelingsprosesse vir gereedskap. Die aanvanklike kit is beskikbaar vir die onderneming se 360 EC-FPGA EDA-instrument, 'n outomatiese opeenvolgende gelykwaardigheidskontrole wat voorkom dat FPGA-ontwerpvloei implementeringsfoute instel. Die stel is gesertifiseer volgens ISO 26262, IEC 61508 en EN 50128.
FPGA insigte
Nog steeds met FPGA-ontwerp, het Plunify met Xilinx saamgewerk om die Vivado-ontwerppakket in die wolk aan te bied via die Plunify Cloud-platform. Ontwerpers betaal net 50c om 'n Vivado-projek saam te stel in die Amazon Web Services (AWS) wolk, insluitend lisensies.
Die maatskappy sal ook verbeterings aan die InTime-sluitingsagteware toon om FPGA-tydsberekening in die wolk te optimaliseer (Figuur 1). InTime Optimization Methodology kan die klokfrekwensie met 20 tot 80% verbeter en aan die tydsberekening in dae, eerder as weke, deur middel van masjienleer voldoen. Die sagteware versnel ook die sluiting en optimalisering van tydsberekening en word toeganklik via die wolk.
Met die bevordering van eFPGA-tegnologie werk Achronix Semiconductor saam met die IP-spesialis CAST om die deurset te verhoog en om geheue-berging te bespaar.
Die twee uitstallers sal verduidelik hoe CAST se verlieslose kompressie-IP na die Achronix FPGA-portefeulje oorgedra is vir gebruik in data sentrum- en mobiele data-oordragtoepassings. Die hardeware-implementering van die verlieslose kompressiestandaard vir Deflate, GZIP en ZLIB, is verenigbaar met sagteware-implementerings wat gebruik word vir kompressie of dekompressie om tot 100Gbit / s deurset te lewer met lae kompressie en lae latency, tesame met Speedcore eFPGA-tegnologie om groot te beweeg en op te slaan data teen 'n lae kragverbruik.
CAST het sy IP na Achronix se FPGA's oorgedra
Energie-doeltreffendheid
Gepraat van kragbestuur, 'n ander uitstaller, Baum, identifiseer energie-doeltreffendheid as die mees onderontwikkelde gebied in die ontwerp van skyfies. Sy outomatiese kragontledings- en modelleringsinstrument is ontwerp vir motor-, IoT-, mobiele, netwerk- en bedienerprojekte. PowerBaum 2.0 (Figuur 3) ondersteun dinamiese en statiese krag, met die beskrywings van RTL en netlist, en voeg ondersteuning by vir kragontleding met hardeware-emulasie. Dit, sê die maatskappy, stel ingenieurs in staat om kragfoute op te los in realistiese sagteware-scenario's. Die instrument ondersteun ook analise met arbitrêre temperature wat deur ontwerpers gespesifiseer word om die effekte van temperatuur op die kragverbruik van 'n ontwerp te bepaal.
By DAC stel die maatskappy ook PowerWurzel bekend, 'n enjin vir hekvlak-kragontleding wat met PowerBaum geïntegreer moet word vir kragmodellering.
Figuur 3 Baum se gereedskap ontleed energie-doeltreffendheid
Cloud-gebaseerde SoC-ontwerp- en verifikasiehulpmiddels vir IC-ontwerp van Metrics sluit die Cloud Simulator en Verification Manager in, wat ontwerp is om simulasievereistes en hulpbronne te bestuur, en dit elke minuut op of af aanpas. Die maatskappy beweer dat Google Cloud 'n onbeperkte UVM-voldoenende SystemVerilog-simulasievermoë en inheemse, webgebaseerde verifikasiebestuur moontlik maak vir vinniger regressie-tye, verminderde stamkodefoute en voorspelbare kodedekking.
Afgesien van uitstallers, bied die tegniese sessies en 'n program met hoofnotas aan wat aktuele areas bespreek. Vanjaar bied Cadence byvoorbeeld 'n tutoriaal aan oor 'Funksionele veiligheid en betroubaarheid vir motortoepassings', en een oor masjienleer ('Machine Learning Take Speech Recognition Performance to the Next Level'). 'N Hoofrede van Anna-Katrina Shedletsky, Instrumental, op Maandag 25 Junie, sal fokus op' Automatisering van intelligensie: masjienleer en die toekoms van vervaardiging '. Die gebruik van ML en AI vir sosiaal-ondersteunende robotika (SAR) word in die hoofrede van Donderdag verken deur Maja Matarić, Universiteit van Suid-Kalifornië, wat 'Automation vs Augmentation: Socially Assistive Robotocs and the Future of Work' sal aanbied.
'N Ander hoofrede bepleit RISC-V as 'n manier om argitekte van eie instruksiestrukture (ISA's) te bevry. David A Patterson, Google en die Universiteit van Kalifornië, bied 'A New Golden Age for Computer Architecture: Domain Specific Accelerators and Open RISC-V' aan.
'N Nuwe gebied vanjaar by DAC is die Design Infrastructure Alley. Die inisiatief van die ESD Alliance and Association for High-Performance Computing Professionals is 'n gebied wat toegewy is aan die IT-infrastruktuur vir die ontwerp van elektroniese stelsels en komponente. Behalwe die rekenaar- en bergingsvereistes vir die ontwerp en bestuur van die wolk, is daar 'n toegewyde Paviljoen-teater vir ontwerp-op-die-wolk wat die lisensiebestuur, netwerkrekenaar en datasekuriteit bespreek.