Moscone Center, San Francisco, er vært for DAC den 25.-28. Juni
OneSpin Solutions og Austemper Design Systems fremhæver begge værktøjer til funktionel sikkerhedskontrol. Austemper vil fokusere på missionskritisk systemudvikling med KaleidoScope-værktøjspakken, som understøtter analogt design til samtidig udbredelse af fejl med blandet signal. Den automatiske værktøjssuite har sikkerhedsanalyse, syntese og verifikationsfunktioner til certificeringsorienterede applikationer. Det bruges til storstilet bildesign i ADAS og autonom kørsel. Den samtidige fejlsimulering inkluderer simuleringer, der er anbefalet af ISO 26262 for at overholde ASIL-kravene.
Virksomheden samarbejdede for nylig med OneSpin Solutions for at vedtage en værktøjsunderstøttet metode til funktionelle sikkerhedsapplikationer, der kombinerer et design- og verifikationsflow, som vil blive demonstreret i OneSpin-standen. Hardwaresikkerhedsmekanismer indsættes i chipdesign, og OneSpin Solutions 'værktøjer bekræfter formelt hardwaresikkerhedslogikken. Ækvivalenskontrol sikrer, at den indsatte sikkerhedslogik ikke påvirker regelmæssig funktionalitet, og fejldetekteringsanalyse verificerer, at sikkerhedsmekanismer fungerer korrekt i tilfælde af tilfældige fejl.
OneSpin promoverer også sit værktøjskvalifikationssæt efter verificering af TÜV SÜD af dets værktøjsudviklingsprocesser. Det indledende sæt er tilgængeligt for virksomhedens 360 EC-FPGA EDA-værktøj, en automatisk sekventiel ækvivalenskontrol, der forhindrer FPGA-designstrømme i at introducere implementeringsfejl. Sættet er certificeret i henhold til ISO 26262, IEC 61508 og EN 50128.
FPGA-indsigt
Stadig med FPGA-design har Plunify samarbejdet med Xilinx for at tilbyde Vivado-designsuiten i skyen via Plunify Cloud-platformen. Designere betaler så lidt som 50c for at kompilere et Vivado-projekt på Amazon Web Services (AWS) skyen, inklusive licenser.
Virksomheden vil også demonstrere forbedringer af sin InTime timing lukningssoftware for at optimere FPGA timing i skyen (figur 1). InTime Optimization Methodology kan forbedre urfrekvensen med 20 til 80% og opfylde timingkrav i dage snarere end uger via maskinindlæring. Softwaren fremskynder også lukning og optimering af timing og er tilgængelig via skyen.
Fremme af eFPGA-teknologi samarbejder Achronix Semiconductor med IP-specialist CAST for at øge kapaciteten og spare besparelser på hukommelseslagring.
De to udstillere vil forklare, hvordan CASTs tabsfri komprimerings-IP er blevet overført til Achronix FPGA-porteføljen til brug i datacenter og mobile edge-dataoverførselsapplikationer. Hardwareimplementeringen af den tabsfri komprimeringsstandard for Deflate, GZIP og ZLIB er kompatibel med softwareimplementeringer, der bruges til komprimering eller dekompression for at give op til 100 Gbit / s gennemløb med lav kompression og lav latenstid, kombineret med Speedcore eFPGA-teknologi til at bevæge sig og gemme stort data ved et lavt strømforbrug.
CAST har overført sin IP til Achronixs FPGA'er
Energieffektivitet
Apropos strømstyring identificerer en anden udstiller, Baum, energieffektivitet som det mest underudviklede område inden for chipdesign. Dens automatiserede effektanalyse- og modelleringsværktøj er designet til bil-, IoT-, mobil-, netværks- og serverprojekter. PowerBaum 2.0 (figur 3) understøtter dynamisk og statisk effekt, idet der tages ind beskrivelser af RTL og netlist, og tilføjer understøttelse af strømanalyse med hardwareemulering. Dette, siger firmaet, giver ingeniører mulighed for at rette strømfejl i realistiske softwarescenarier. Værktøjet understøtter også analyse med vilkårlige temperaturer, som er specificeret af designere for at vurdere temperaturens indvirkning på et designs strømforbrug.
På DAC vil virksomheden også introducere PowerWurzel, en portanalysemotor, der skal integreres med PowerBaum til strømmodellering.
Figur 3 Baums værktøjer analyserer energieffektivitet
Cloudbaserede SoC-design- og verifikationsværktøjer til IC-design fra metrics inkluderer Cloud Simulator og Verification Manager, der er designet til at styre simulationskrav og ressourcer og justere dem op eller ned hvert minut. Virksomheden hævder, at Google Cloud muliggør ubegrænset UVM-kompatibel SystemVerilog-simuleringskapacitet og indfødt, webbaseret verifikationsstyring for hurtigere regressionstider, reducerede trunkkodefejl og forudsigelig kodedækning.
Bortset fra udstillere er begivenheden vært for tekniske sessioner og et program med hovedtaler, der vedrører aktuelle områder. I år er for eksempel Cadence vært for en tutorial om 'Funktionel sikkerhed og pålidelighed til bilapplikationer' og en om maskinindlæring ('Machine Learning tager talegenkendelsesydelse til det næste niveau'). En hovedtale af Anna-Katrina Shedletsky, Instrumental, mandag den 25. juni, vil fokusere på 'Automatisering af intelligens: Machine Learning og fremtiden for fremstilling'. Brug af ML og AI til socialt hjælpende robotteknologi (SAR) udforskes i torsdagens hovedret af Maja Matarić, University of Southern California, der vil præsentere 'Automation vs Augmentation: Socially Assistive Robotocs and the Future of Work'.
En anden keynote går ind for RISC-V som et middel til at befri arkitekter fra proprietære instruktionssætarkitekturer (ISA'er). David A Patterson, Google og University of California, præsenterer 'A New Golden Age for Computer Architecture: Domain Specific Accelerators and Open RISC-V'.
Et nyt område i år på DAC er Design Infrastructure Alley. Initiativet fra ESD Alliance and Association for High-Performance Computing Professionals er et område dedikeret til IT-infrastrukturen til design af elektroniske systemer og komponenter. Ud over krav til computing og opbevaring til design og styring af brugen af skyen er der et dedikeret Pavilion-teater på Design-on-the-Cloud, der diskuterer licensadministration, netcomputering og datasikkerhed.