Moscone Center, Sanfrancisko, notiks DAC no 25. līdz 28. jūnijam
Gan OneSpin Solutions, gan Austemper Design Systems uzsvērs funkcionālās drošības verifikācijas rīkus. Austemperis koncentrēsies uz kritiski svarīgu sistēmu izstrādi, izmantojot rīku komplektu KaleidoScope, kas atbalsta analogo dizainu vienlaicīgai jauktu signālu kļūdu izplatībai. Automatizētajam rīku komplektam ir drošības analīze, sintēze un verifikācijas iespējas uz sertifikāciju orientētām lietojumprogrammām. To izmanto liela mēroga automobiļu projektēšanai ADAS un autonomai braukšanai. Vienlaicīga defektu simulācija ietver simulācijas, kuras ieteica ISO 26262, lai atbilstu ASIL prasībām.
Uzņēmums nesen sadarbojās ar OneSpin Solutions, lai pieņemtu ar instrumentiem atbalstītu metodiku funkcionālās drošības lietojumprogrammām, apvienojot dizaina un verifikācijas plūsmu, kas tiks demonstrēta OneSpin kabīnē. Aparatūras drošības mehānismi tiek ievietoti mikroshēmu dizainā, un OneSpin Solutions rīki oficiāli pārbauda aparatūras drošības loģiku. Ekvivalences pārbaude nodrošina, ka ievietotā drošības loģika neietekmē regulāru funkcionalitāti, un kļūdu noteikšanas analīze pārbauda, vai nejauši pieļautu kļūdu gadījumā drošības mehānismi darbojas pareizi.
Pēc tam, kad TÜV SÜD ir pārbaudījis savu rīku izstrādes procesus, OneSpin reklamē arī savu rīku kvalifikācijas komplektu. Sākotnējais komplekts ir pieejams uzņēmuma 360 EC-FPGA EDA rīkam - automātiskai secīgas ekvivalences pārbaudei, kas novērš FPGA dizaina plūsmu ieviešanas kļūdu parādīšanos. Komplekts ir sertificēts atbilstoši ISO 26262, IEC 61508 un EN 50128.
FPGA ieskats
Ar FPGA dizainu joprojām Plunify ir sadarbojies ar Xilinx, lai mākoņos piedāvātu Vivado dizaina komplektu, izmantojot Plunify Cloud platformu. Dizaineri maksā tikai 50c, lai sastādītu Vivado projektu Amazon Web Services (AWS) mākonī, ieskaitot licences.
Uzņēmums demonstrēs arī InTime laika slēgšanas programmatūras uzlabojumus, lai optimizētu FPGA laiku mākonī (1. attēls). InTime optimizācijas metodika var uzlabot pulksteņa frekvenci par 20 līdz 80% un mašīnmācoties izpildīt laika prasības dienās, nevis nedēļās. Programmatūra arī paātrina laika slēgšanu un optimizāciju, un tai piekļūst, izmantojot mākoni.
Veicinot eFPGA tehnoloģiju, Achronix Semiconductor sadarbojas ar IP speciālistu CAST, lai palielinātu caurlaidspēju un ietaupītu atmiņas krātuvē.
Abi izstādes dalībnieki paskaidros, kā CAST bezzuduma saspiešanas IP ir pārnests uz Achronix FPGA portfeli, lai to izmantotu datu centra un mobilo datu pārraides lietojumprogrammās. Deflate, GZIP un ZLIB bezzudumu saspiešanas standarta aparatūras ieviešana ir saderīga ar programmatūras ieviešanu, ko izmanto saspiešanai vai dekompresijai, lai nodrošinātu līdz 100 Gbit / s caurlaidspēju ar zemu saspiešanu un zemu latentumu, apvienojumā ar Speedcore eFPGA tehnoloģiju, lai pārvietotos un uzglabātu lielu dati ar mazu enerģijas patēriņu.
CAST ir pārnesis IP uz Achronix FPGA
Energoefektivitāte
Runājot par enerģijas pārvaldību, cits izstādes dalībnieks - Baum - nosaka energoefektivitāti kā visattīstītāko jomu mikroshēmu projektēšanā. Tās automatizētais enerģijas analīzes un modelēšanas rīks ir paredzēts automobiļu, IoT, mobilajiem, tīkla un serveru projektiem. PowerBaum 2.0 (3. attēls) atbalsta dinamisko un statisko jaudu, ņemot vērā RTL un netlist aprakstus, kā arī papildina atbalstu enerģijas analīzei ar aparatūras emulāciju. Tas, pēc uzņēmuma domām, ļauj inženieriem novērst enerģijas kļūdas reālistiskos programmatūras scenārijos. Šis rīks arī atbalsta analīzi ar patvaļīgām temperatūrām, kuras norādījuši dizaineri, lai novērtētu temperatūras ietekmi uz dizaina enerģijas patēriņu.
DAC uzņēmumā tiks ieviests arī vārtu līmeņa jaudas analīzes dzinējs PowerWurzel, kas jaudas modelēšanai tiks integrēts ar PowerBaum.
3. attēls. Bauma rīki analizē energoefektivitāti
Mākoņos balstīti SoC projektēšanas un verifikācijas rīki IC projektēšanai no Metrics ietver Mākoņa simulatoru un Verifikācijas pārvaldnieku, kas paredzēti simulācijas prasību un resursu pārvaldībai, katru minūti pielāgojot tos uz augšu vai uz leju. Uzņēmums apgalvo, ka Google Cloud nodrošina neierobežotu UVM atbilstošu SystemVerilog simulācijas jaudu un vietējo verifikācijas pārvaldību tīmeklī, lai nodrošinātu ātrāku regresijas laiku, samazinātu maģistrālā koda kļūdas un paredzamu koda pārklājumu.
Papildus izstādes dalībniekiem pasākumā notiek tehniskas sesijas un galveno ziņojumu programma, kas veltīta aktuālajām jomām. Šogad, piemēram, Cadence vadīs apmācību “Funkcionālā drošība un uzticamība automobiļu lietojumprogrammās”, kā arī apmācību par mašīnmācīšanos (“Mašīnmācība runas atpazīšanas sniegumu pārnes uz nākamo līmeni”). Pirmdienas, 25. jūnija, instrumentālās filmas dalībnieces Annas Katrīnas Šedletkis galvenā ziņa būs veltīta tematam “Intelligence Automating: Machine Learning and the Future of Manufacturing”. ML un AI izmantošana sociāli palīdzošai robotikai (SAR) ceturtdienas galvenajā piezīmē ir pētīta Maja Matarić, Dienvidkalifornijas Universitāte, kura prezentēs “Automation vs Augmentation: Sociāli Assistive Robotocs and the Future of Work”.
Vēl viena galvenā piezīme atbalsta RISC-V kā līdzekli, lai atbrīvotu arhitektus no patentētām instrukciju kopu arhitektūrām (ISA). Deivids A Patersons, Google un Kalifornijas Universitāte, iepazīstinās ar grāmatu “Jauns zelta laikmets datoru arhitektūrai: domēna specifiski paātrinātāji un Open RISC-V”.
Jauna teritorija šogad DAC ir Dizaina infrastruktūras aleja. ESD alianses un augstas veiktspējas skaitļošanas profesionāļu asociācijas iniciatīva ir joma, kas veltīta IT infrastruktūrai elektronisko sistēmu un komponentu projektēšanai. Līdztekus skaitļošanas un uzglabāšanas prasībām mākoņa projektēšanai un pārvaldībai ir arī īpašs paviljona teātris Design-on-the-Cloud, kurā tiek apspriesta licenču pārvaldība, tīkla skaitļošana un datu drošība.