Ang Moscone Center, San Francisco, ay magho-host sa DAC 25-28 Hunyo
Ang OneSpin Solutions at Austemper Design Systems ay parehong mai-highlight ang mga tool para sa pagpapatunay ng kaligtasan sa pagganap. Magtutuon ang Austemper sa pagpapaunlad ng system na kritikal ng misyon, kasama ang KaleidoScope tool suite na sumusuporta sa disenyo ng analogue para sa magkakasabay, magkakahalo-hudyat na pagkalat ng kasalanan. Ang automated tool suite ay may kaligtasan sa pagtatasa, pagbubuo at mga kakayahan sa pag-verify para sa mga application na nakatuon sa sertipikasyon. Ginagamit ito para sa malalaking sukat na mga disenyo ng automotive sa ADAS at autonomous na pagmamaneho. Ang kasabay na simulation ng kasalanan ay may kasamang mga simulation na inirekomenda ng ISO 26262 upang sumunod sa mga kinakailangan ng ASIL.
Kamakailan ay nakipagtulungan ang kumpanya sa mga Solusyon ng OneSpin upang magpatibay ng isang pamamaraan na suportado ng tool para sa mga aplikasyon ng kaligtasan na gumagana, na pinagsasama ang isang daloy ng disenyo at pag-verify, na ipapakita sa OneSpin booth. Ang mga mekanismo ng kaligtasan ng hardware ay ipinasok sa mga disenyo ng chip at mga tool ng OneSpin Solutions na pormal na napatunayan ang lohika ng kaligtasan ng hardware. Tinitiyak ng pag-check ng pagkakapantay-pantay na ang naipasok na lohika sa kaligtasan ay hindi nakakaapekto sa regular na pag-andar at pagtatasa ng pagkakita ng pagkakasala na nagpapatunay na ang mga mekanismo ng kaligtasan ay gumaganap nang maayos sa kaganapan ng mga random na error.
Ang OneSpin ay nagtataguyod din ng Tool Qualification kit nito, kasunod sa pag-verify ng TÜV SÜD ng mga proseso ng pagbuo ng tool nito. Magagamit ang paunang kit para sa tool ng 360 EC-FPGA EDA ng kumpanya, isang awtomatikong pagsunud-sunod na pagkakasunod-sunod na tseke na pumipigil sa mga daloy ng disenyo ng FPGA mula sa pagpapasok ng mga error sa pagpapatupad. Ang kit ay sertipikado sa ISO 26262, IEC 61508 at EN 50128.
Mga pananaw ng FPGA
Sa disenyo pa rin ng FPGA, nakipagtulungan ang Plunify sa Xilinx upang maalok ang suite ng disenyo ng Vivado sa cloud, sa pamamagitan ng Plunify Cloud platform. Ang mga taga-disenyo ay nagbabayad ng hanggang 50c upang makapag-ipon ng isang proyekto ng Vivado sa cloud ng Amazon Web Services (AWS), kabilang ang mga lisensya.
Magpapakita rin ang kumpanya ng mga pagpapahusay sa InTime timing closure software nito upang ma-optimize ang tiyempo ng FPGA sa cloud (Larawan 1). Maaaring mapabuti ng Pamamaraan ng Pag-optimize ng InTime ang dalas ng orasan ng 20 hanggang 80% at matugunan ang mga kinakailangan sa oras sa mga araw, kaysa sa mga linggo sa pamamagitan ng pag-aaral ng makina. Pinapabilis din ng software ang pagsasara ng oras at pag-optimize at na-access sa pamamagitan ng cloud.
Pagtataguyod ng teknolohiya ng eFPGA, ang Achronix Semiconductor ay nakikipagtulungan sa espesyalista sa IP na CAST upang madagdagan ang throughput at makatipid sa pag-iimbak ng memorya.
Ipapaliwanag ng dalawang exhibitors kung paano ang pagkawala ng compression IP ng CAST ay na-port sa portfolio ng Achronix FPGA para magamit sa data center at mga aplikasyon ng paglilipat ng data ng mobile edge. Ang pagpapatupad ng hardware ng pamantayan ng lossless compression para sa Deflate, GZIP at ZLIB, ay katugma sa mga pagpapatupad ng software na ginamit para sa compression o decompression upang magbigay ng hanggang sa 100Gbit / s throughput na may mababang compression at mababang latency, kaakibat ng teknolohiya ng Speedcore eFPGA upang ilipat at mag-imbak ng malaki data sa isang mababang paggamit ng kuryente.
Na-port ng CAST ang IP nito sa Achronix's FPGAs
Kahusayan ng enerhiya
Nagsasalita tungkol sa pamamahala ng kuryente, isa pang exhibitor, Baum, ay kinikilala ang kahusayan ng enerhiya bilang ang pinaka-maunlad na lugar sa disenyo ng maliit na tilad. Ang automated power analysis at modeling tool nito ay idinisenyo para sa mga proyekto sa automotive, IoT, mobile, networking at server. Sinusuportahan ng PowerBaum 2.0 (Larawan 3) ang pabagu-bago at static na lakas, pagkuha sa mga paglalarawan ng RTL at netlist, at nagdaragdag ng suporta para sa pag-aaral ng kuryente sa pagtulad sa hardware. Ito, sabi ng kumpanya, ay nagbibigay-daan sa mga inhinyero na ayusin ang mga power bug sa makatotohanang mga senaryo ng software. Sinusuportahan din ng tool ang pagtatasa sa mga di-makatwirang temperatura na tinukoy ng mga taga-disenyo, upang masuri ang mga epekto ng temperatura sa pagkonsumo ng kuryente ng isang disenyo.
Sa DAC, ipapakilala din ng kumpanya ang PowerWurzel, isang engine level power analysis engine na isasama sa PowerBaum para sa power modeling.
Larawan 3 Mga tool ng Baum na pinag-aaralan ang kahusayan ng enerhiya
Ang mga kasangkapan sa disenyo at pag-verify ng SoC na nakabatay sa cloud para sa disenyo ng IC mula sa Mga sukatan ay kasama ang Cloud Simulator at Verification Manager, na idinisenyo upang pamahalaan ang mga kinakailangan sa simula at mapagkukunan, inaayos ang mga ito pataas o pababa bawat minuto. Sinasabi ng kumpanya na binibigyang-daan ng Google Cloud ang walang limitasyong kapasidad na sumunod sa UVM SystemVerilog na simulasyon at katutubong, pamamahala sa pag-verify na batay sa web para sa mas mabilis na mga oras ng pagbabalik, nabawasan ang mga error sa trunk code at nahuhulaan na saklaw ng code.
Bukod sa mga exhibitor, nagho-host ang kaganapan ng mga teknikal na sesyon at isang programa ng mga pangunahing tono na tumutugon sa mga paksa na paksa. Sa taong ito, halimbawa, ang Cadence ay magho-host ng isang tutorial tungkol sa 'Functional kaligtasan at pagiging maaasahan para sa Mga Application ng Automotive', at isa sa pag-aaral ng makina ('Ang Pag-aaral ng Makina ay Tumatagal ng Pagganap ng Pagkilala sa Pagsasalita sa Susunod na Antas'). Ang isang pangunahing tono ni Anna-Katrina Shedletsky, Instrumental, sa Lunes ng Hunyo 25, ay ituon ang pansin sa 'Automating Intelligence: Machine Learning and the Future of Manufacturing'. Ang paggamit ng ML at AI para sa mga socially assistive robotics (SAR) ay ginalugad sa keynote noong Huwebes ni Maja Matarić, University of Southern California na magpapakita ng 'Automation vs Augmentation: Socially assistive Robotocs at the Future of Work'.
Ang isa pang pangunahing tono ay nagtataguyod ng RISC-V bilang isang paraan upang palayain ang mga arkitekto mula sa pagmamay-ari na itinakda na mga arkitektura (ISA). Si David A Patterson, Google at University of California, ay magpapakita ng 'Isang Bagong Gintong Panahon para sa Computer Architecture: Domain Specific Accelerators and Open RISC-V'.
Ang isang bagong lugar sa taong ito sa DAC ay ang Design Infrastructure Alley. Ang inisyatiba ng ESD Alliance at Association for High-Performance Computing Professionals ay isang lugar na nakatuon sa imprastraktura ng IT para sa disenyo ng mga electronic system at sangkap. Pati na rin ang mga kinakailangan sa computing at pag-iimbak para sa disenyo at pamamahala ng paggamit ng cloud, mayroong isang nakatuong Design-on-the-Cloud pavilion theatre na tumatalakay sa pamamahala ng lisensya, computing ng grid at seguridad ng data.