샌프란시스코 모스 콘 센터에서 6 월 25-28 일 DAC 개최
OneSpin Solutions와 Austemper Design Systems는 모두 기능 안전 검증을위한 도구를 강조합니다. Austemper는 동시 혼합 신호 오류 전파를위한 아날로그 설계를 지원하는 KaleidoScope 도구 제품군을 사용하여 미션 크리티컬 시스템 개발에 중점을 둘 것입니다. 자동화 된 도구 모음에는 인증 지향 애플리케이션을위한 안전 분석, 합성 및 검증 기능이 있습니다. ADAS 및 자율 주행의 대규모 자동차 설계에 사용됩니다. 동시 오류 시뮬레이션에는 ASIL 요구 사항을 준수하기 위해 ISO 26262에서 권장하는 시뮬레이션이 포함됩니다.
이 회사는 최근 OneSpin 솔루션과 제휴하여 기능 안전 애플리케이션을위한 도구 지원 방법론을 채택하고 설계 및 검증 흐름을 결합했으며 이는 OneSpin 부스에서 시연 될 예정입니다. 하드웨어 안전 메커니즘이 칩 설계에 삽입되고 OneSpin Solutions의 도구가 공식적으로 하드웨어 안전 로직을 확인합니다. 동등성 검사는 삽입 된 안전 로직이 일반 기능에 영향을 미치지 않도록하고 오류 감지 분석은 임의 오류 발생시 안전 메커니즘이 제대로 작동하는지 확인합니다.
OneSpin은 도구 개발 프로세스에 대한 TÜV SÜD의 검증에 따라 도구 검증 키트도 홍보하고 있습니다. 초기 키트는 FPGA 설계 흐름으로 인해 구현 오류가 발생하지 않도록하는 자동 순차 동등성 검사 인 회사의 360 EC-FPGA EDA 도구에 사용할 수 있습니다. 이 키트는 ISO 26262, IEC 61508 및 EN 50128 인증을 받았습니다.
FPGA 통찰력
여전히 FPGA 디자인을 사용하는 Plunify는 Plunify Cloud 플랫폼을 통해 클라우드에서 Vivado 디자인 제품군을 제공하기 위해 Xilinx와 협력했습니다. 디자이너는 라이선스를 포함하여 Amazon Web Services (AWS) 클라우드에서 Vivado 프로젝트를 컴파일하는 데 50 센트 만 지불하면됩니다.
이 회사는 또한 클라우드에서 FPGA 타이밍을 최적화하기 위해 InTime 타이밍 클로저 소프트웨어의 향상된 기능을 시연 할 것입니다 (그림 1). InTime 최적화 방법론은 클록 주파수를 20 ~ 80 % 개선하고 기계 학습을 통해 몇 주가 아닌 며칠 내에 타이밍 요구 사항을 충족 할 수 있습니다. 이 소프트웨어는 또한 타이밍 클로저 및 최적화를 가속화하며 클라우드를 통해 액세스됩니다.
eFPGA 기술을 홍보하는 Achronix Semiconductor는 처리량을 늘리고 메모리 스토리지를 절약하기 위해 IP 전문가 CAST와 협력하고 있습니다.
두 전시 업체는 CAST의 무손실 압축 IP가 데이터 센터 및 모바일 에지 데이터 전송 애플리케이션에서 사용하기 위해 Achronix FPGA 포트폴리오에 어떻게 이식되었는지 설명합니다. Deflate, GZIP 및 ZLIB에 대한 무손실 압축 표준의 하드웨어 구현은 압축 또는 압축 해제에 사용되는 소프트웨어 구현과 호환되어 낮은 압축 및 낮은 대기 시간으로 최대 100Gbit / s의 처리량을 제공하고 Speedcore eFPGA 기술과 결합하여 대용량을 이동 및 저장합니다. 저전력 소비에서 데이터.
CAST는 자사의 IP를 Achronix의 FPGA로 포팅했습니다.
에너지 효율
전력 관리와 관련하여 또 다른 전시 업체 인 Baum은 에너지 효율성을 칩 설계 분야에서 가장 저개발 분야로 꼽았습니다. 자동화 된 전력 분석 및 모델링 도구는 자동차, IoT, 모바일, 네트워킹 및 서버 프로젝트를 위해 설계되었습니다. PowerBaum 2.0 (그림 3)은 RTL 및 넷리스트 설명을 받아 동적 및 정적 전력을 지원하고 하드웨어 에뮬레이션을 통한 전력 분석 지원을 추가합니다. 이를 통해 엔지니어는 현실적인 소프트웨어 시나리오에서 전원 버그를 수정할 수 있습니다. 또한이 도구는 설계자의 전력 소비에 대한 온도의 영향을 평가하기 위해 설계자가 지정한 임의의 온도 분석을 지원합니다.
DAC에서는 전력 모델링을 위해 PowerBaum과 통합되는 게이트 레벨 전력 분석 엔진 인 PowerWurzel도 소개합니다.
그림 3 Baum의 도구는 에너지 효율성을 분석합니다.
Metrics의 IC 설계를위한 클라우드 기반 SoC 설계 및 검증 도구에는 시뮬레이션 요구 사항 및 리소스를 관리하고 매분마다이를 조정하도록 설계된 Cloud Simulator 및 Verification Manager가 포함됩니다. 이 회사는 Google Cloud가 무제한 UVM 준수 SystemVerilog 시뮬레이션 용량과 기본 웹 기반 검증 관리를 통해 회귀 시간을 단축하고 트렁크 코드 오류를 줄이며 예측 가능한 코드 범위를 지원한다고 주장합니다.
전시 업체 외에도이 행사는 기술 세션과 주제별 주제를 다루는 기조 연설 프로그램을 개최합니다. 예를 들어, 올해 Cadence는 '자동차 애플리케이션을위한 기능 안전 및 신뢰성'에 대한 자습서와 기계 학습에 대한 자습서 ( '기계 학습을 통한 음성 인식 성능을 한 차원 높여줍니다')을 주최합니다. 6 월 25 일 월요일 Instrumental의 Anna-Katrina Shedletsky의 기조 연설은 '지능 자동화 : 기계 학습과 제조의 미래'에 초점을 맞출 것입니다. 사회 보조 로봇 (SAR)에 ML과 AI를 사용하는 방법은 '자동화 vs 증강 : 사회 보조 로봇과 작업의 미래'를 발표 할 남부 캘리포니아 대학교 Maja Matarić의 목요일 기조 연설에서 살펴 봅니다.
또 다른 기조 연설은 RISC-V를 독점 명령 집합 아키텍처 (ISA)에서 설계자를 해방하는 수단으로 옹호합니다. Google과 캘리포니아 대학교의 David A Patterson이‘컴퓨터 아키텍처의 새로운 황금기 : 도메인 별 가속기 및 개방형 RISC-V’를 발표합니다.
올해 DAC의 새로운 영역은 Design Infrastructure Alley입니다. ESD Alliance 및 Association for High-Performance Computing Professionals의 이니셔티브는 전자 시스템 및 구성 요소의 설계를위한 IT 인프라 전용 영역입니다. 클라우드 사용을 설계하고 관리하기위한 컴퓨팅 및 스토리지 요구 사항뿐만 아니라 라이선스 관리, 그리드 컴퓨팅 및 데이터 보안을 논의하는 전용 Design-on-the-Cloud 파빌리온 극장이 있습니다.